專利名稱：微控制器ip核的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微控制技術(shù)，特別是一個(gè)8位、具有MCS51指令集體系結(jié)構(gòu)的微控制器IP核。
背景技術(shù)：
微控制器(Microcontroller)是指在一塊硅芯片上集成中央處理器(CPU)、只讀存儲(chǔ)器(ROM)、隨機(jī)存儲(chǔ)器(RAM)和輸入輸出(I/O)接口，以執(zhí)行存儲(chǔ)在只讀存儲(chǔ)器(ROM)中指令來實(shí)現(xiàn)其控制功能。所以要實(shí)現(xiàn)某種特定的控制功能，不需要深入到硬件實(shí)現(xiàn)的細(xì)節(jié)中去，只需用軟件形式編制程序存入存儲(chǔ)器即可。微控制器可以實(shí)現(xiàn)多種、較復(fù)雜的控制功能，在數(shù)字系統(tǒng)尤其是工業(yè)控制領(lǐng)域和嵌入式系統(tǒng)中被廣泛應(yīng)用。而指令集體系結(jié)構(gòu)(Instruction SetArchitecture)是指微控制器提供的所有的指令的集合，是微控制器的最本質(zhì)特征。同一系列不同型號(hào)的微控制器的差異主要在存儲(chǔ)器、輸入輸出接口的種類和數(shù)量上，而指令集體系結(jié)構(gòu)則完全相同，甚至不同半導(dǎo)體廠商提供的微控制器指令集體系結(jié)構(gòu)也相同，這樣，用戶編制的實(shí)現(xiàn)控制功能的程序可以不加修改地移植到具有相同指令集體系結(jié)構(gòu)的其它型號(hào)的微控制器中。應(yīng)用最廣泛的指令集體系結(jié)構(gòu)有Intel公司的MCS51結(jié)構(gòu)、IBM公司的68HC08結(jié)構(gòu)、MicroChip公司的PIC結(jié)構(gòu)。微控制器按內(nèi)部總線數(shù)量分為8位、16位、32位，其中應(yīng)用最廣的是8位微控制器。
片上系統(tǒng)(System On a Chip)是指中央處理器、數(shù)字信號(hào)處理器、存儲(chǔ)器、模擬電路、信號(hào)采集和轉(zhuǎn)換電路等集成在一塊芯片上，實(shí)現(xiàn)系統(tǒng)的功能。以前的電子系統(tǒng)是將多塊芯片集成在一塊印制電路板上來實(shí)現(xiàn)系統(tǒng)的功能，隨著微電子技術(shù)的發(fā)展，一塊芯片內(nèi)部可以集成比以往多得多的器件，將系統(tǒng)集成在在一塊芯片上成為可能，因此出現(xiàn)了片上系統(tǒng)。由于片上系統(tǒng)的規(guī)模非常龐大，設(shè)計(jì)工作量很大，因此對(duì)已設(shè)計(jì)模塊的重復(fù)使用非常必要，這就涉及到IP核的概念。IP核(Intellectual Property Core)直譯作知識(shí)產(chǎn)權(quán)核，在集成電路領(lǐng)域指已經(jīng)過驗(yàn)證的、可重復(fù)利用的、具有確定功能的集成電路模塊。IP核分為三個(gè)層次硬件描述語言(VHDL或VerilogHDL)級(jí)的軟核，邏輯網(wǎng)表級(jí)的固核，版圖級(jí)的硬核。IP核的使用可以大大降低設(shè)計(jì)時(shí)間、成本，提高設(shè)計(jì)效率。據(jù)統(tǒng)計(jì)，現(xiàn)在百萬門以上的芯片70％的模塊(按邏輯門計(jì)算)是IP核的重復(fù)使用。微控制器IP核是指實(shí)現(xiàn)與微控制器相同功能的集成電路模塊，它既可以作為模塊用于片上系統(tǒng)，也可以獨(dú)立封裝成微控制器。
現(xiàn)有的8位、具有MCS51指令集體系結(jié)構(gòu)的微控制器IP核有兩種情況一種(以下簡(jiǎn)稱第一種IP核)與Intel公司MCS51系列微控制器在時(shí)序上完全相同，完成指令以12個(gè)時(shí)鐘周期為單位，大多數(shù)指令的完成要在12個(gè)或24個(gè)時(shí)鐘周期，乘除法指令需要48個(gè)時(shí)鐘周期。這樣相當(dāng)多的指令具有冗余的時(shí)鐘周期，在這些周期中不做任何操作。另外一種(以下簡(jiǎn)稱第二種IP核)是采取了精簡(jiǎn)指令集計(jì)算機(jī)(Reduce Instruction Set Computer，簡(jiǎn)稱RISC)技術(shù)(主要是流水線技術(shù))的高速IP核，這種IP核完成大多數(shù)指令只需要1到2個(gè)時(shí)鐘周期，因此它的性能高于上述的第一種結(jié)構(gòu)十倍左右。但是，這種結(jié)構(gòu)的規(guī)模非常龐大，成本也高得多。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一個(gè)8位、具有MCS51指令集體系結(jié)構(gòu)的微控制器IP核，這種微控制器IP核與現(xiàn)有技術(shù)中的第一種IP核相比不用太大的規(guī)模，減少第一種IP核的冗余時(shí)鐘周期，使大多數(shù)指令可以在4個(gè)或8個(gè)時(shí)鐘周期內(nèi)完成。這樣可以用比第一種IP核基本相當(dāng)、比第二種IP核低得多的規(guī)模和成本，取得第一種IP核2.5倍左右的性能。
本發(fā)明的具體技術(shù)方案如下本發(fā)明所述的微控制器IP核的指令集體系結(jié)構(gòu)與MCS51結(jié)構(gòu)完全兼容，包括數(shù)據(jù)存儲(chǔ)器、程序存儲(chǔ)器、特殊功能寄存器組、寄存器控制與尋址和程序計(jì)數(shù)器、輸入輸出端口、串行通信端口、定時(shí)計(jì)數(shù)器、算術(shù)邏輯單元、中斷控制器，其特征在于所述的一個(gè)8位且具有MCS51指令集體系結(jié)構(gòu)中的指令在4個(gè)或8個(gè)時(shí)鐘周期內(nèi)完成。
本發(fā)明所述的微控制器IP核的工作流程如下程序的指令以二進(jìn)制碼形式存在程序存儲(chǔ)器中，其地址線接收來收程序計(jì)數(shù)器的輸入，并通過地址線把指令送到寄存器控制與尋址模塊，在寄存器控制與尋址模塊中經(jīng)過指令譯碼形成控制信號(hào)，實(shí)現(xiàn)對(duì)其它模塊的控制；指令操作的對(duì)象主要是數(shù)據(jù)存儲(chǔ)器和特殊功能寄存器組，比較典型的過程是從數(shù)據(jù)存儲(chǔ)器或者特殊功能寄存器組讀數(shù)據(jù)，經(jīng)過算術(shù)邏輯單元等處理部件實(shí)現(xiàn)對(duì)數(shù)據(jù)的處理，并將處理后數(shù)據(jù)寫回到數(shù)據(jù)存儲(chǔ)器或特殊功能寄存器組；特殊功能寄存器組中的各個(gè)特殊功能寄存器存儲(chǔ)了串行通信端口、定時(shí)定數(shù)器、不斷控制器所需要的信息，這些特殊功能寄存器一方面接收寄存器控制與尋址模塊送來的數(shù)據(jù)作為串行通信端口、定時(shí)計(jì)數(shù)器和中斷控制器的控制信息，另一方面將串行通信端口、定時(shí)計(jì)數(shù)器和中斷控制器工作過程中產(chǎn)生的狀態(tài)信息保存起來，等候寄存器控制與尋址模塊的訪問；串行通信端口與外部進(jìn)行串行通信，其內(nèi)部的發(fā)送緩沖器接收寄存器控制與尋址模塊送來的數(shù)據(jù)，并將這些數(shù)據(jù)發(fā)送到外部，內(nèi)部的接收緩沖器從外部接收數(shù)據(jù)；在發(fā)送數(shù)據(jù)和接收數(shù)據(jù)完畢后，串行通信端口發(fā)出中斷申請(qǐng)信號(hào)，經(jīng)過中斷控制器提示寄存器控制與尋址模塊送入新的數(shù)據(jù)以發(fā)送或?qū)⒔邮盏降臄?shù)據(jù)讀走；定時(shí)計(jì)數(shù)器實(shí)現(xiàn)定時(shí)和計(jì)數(shù)，寄存器控制與尋址模塊向定時(shí)計(jì)數(shù)器寫入初代值或清零，定時(shí)計(jì)數(shù)器開始自加1，直到溢出，并通過中斷控制器發(fā)出中斷信號(hào)，提示寄存器控制與尋址模塊所定時(shí)時(shí)間已到或所需計(jì)數(shù)的次數(shù)已夠。
本發(fā)明所述的數(shù)據(jù)存儲(chǔ)器的作用是存儲(chǔ)數(shù)據(jù)，寄存器控制與尋址和程序計(jì)數(shù)器通過內(nèi)部數(shù)據(jù)總線從該模塊讀出原始數(shù)據(jù)，并將處理后的數(shù)據(jù)通過內(nèi)部數(shù)據(jù)總線寫回該模塊，其設(shè)計(jì)容量為256字節(jié)。
本發(fā)明所述的程序存儲(chǔ)器的作用是存儲(chǔ)程序，寄存器控制與尋址和程序計(jì)數(shù)器從該模塊讀出程序的每一條指令的操作碼和操作數(shù)，然后執(zhí)行指令，其設(shè)計(jì)容量為8K字節(jié)。
本發(fā)明所述的特殊功能寄存器組用于實(shí)現(xiàn)對(duì)包括定時(shí)計(jì)數(shù)器、串行通信端口、中斷等在內(nèi)的功能模塊的控制，該模塊從寄存器控制與尋址和程序計(jì)數(shù)器接收方式控制信號(hào)以確定功能模塊的工作方式，并在功能模塊工作過程中將狀態(tài)標(biāo)志送回寄存器控制與尋址和程序計(jì)數(shù)器。
本發(fā)明所述的寄存器控制與尋址和程序計(jì)數(shù)器用于實(shí)現(xiàn)對(duì)兩類存儲(chǔ)器(程序、地址)和特殊功能寄存器組的控制和尋址，并向整個(gè)系統(tǒng)送出控制信號(hào)。
本發(fā)明所述的輸入輸出端口用于接受寄存器控制與尋址和程序計(jì)數(shù)器的控制，以并行方式從外部接收數(shù)據(jù)或向外部發(fā)送數(shù)據(jù)，具有4組8位輸入輸出端口。
本發(fā)明所述的串行通信端用于接受寄存器控制與尋址和程序計(jì)數(shù)器的控制，以串行方式從外部接收數(shù)據(jù)或向外部發(fā)送數(shù)據(jù)，共有四種工作方式。
本發(fā)明所述的定時(shí)計(jì)數(shù)器用于接受寄存器控制與尋址和程序計(jì)數(shù)器的控制，進(jìn)行計(jì)數(shù)和定時(shí)，包括三個(gè)16位，四種工作方式。
本發(fā)明所述的算術(shù)邏輯單元用于接收寄存器控制與尋址和程序計(jì)數(shù)器通過內(nèi)部數(shù)據(jù)總線發(fā)送的數(shù)據(jù)，實(shí)現(xiàn)加、減、乘、除、二——十進(jìn)制調(diào)整等算術(shù)運(yùn)算和與、或、異或、移位、清零、取反、高四位與低四位交換等邏輯功能，將結(jié)果送回?cái)?shù)據(jù)總線。
本發(fā)明所述的中斷控制器用于實(shí)現(xiàn)中斷控制。對(duì)外部和內(nèi)部的中斷請(qǐng)求進(jìn)行優(yōu)先級(jí)排序，導(dǎo)入中斷，并清零中斷標(biāo)志位。
本發(fā)明的設(shè)計(jì)實(shí)現(xiàn)方式是使用RTL(寄存器傳輸級(jí))VHDL設(shè)計(jì)上述結(jié)構(gòu)模塊，在FPGA(現(xiàn)場(chǎng)可編程門陣列)上實(shí)現(xiàn)。
本發(fā)明的基本原理是不等待冗余時(shí)鐘周期，直接從程序存儲(chǔ)器讀出下一條指令，從而能提高工作速率的。
本發(fā)明與標(biāo)準(zhǔn)的MCS51指令集體系結(jié)構(gòu)兼容，但在時(shí)序方面，指令執(zhí)行時(shí)間單位原來的12個(gè)時(shí)鐘周期改為4個(gè)時(shí)鐘周期，各條指令所包含的指令執(zhí)行時(shí)間單位數(shù)作相應(yīng)的改變，這樣，在匯編代碼和時(shí)鐘頻率均相同的情況下，每一條指令的執(zhí)行速率可提高到原速率的1.5倍、2倍、2.4倍、3倍不等，考慮到各條指令的使用頻率，平均執(zhí)行速率大致是原平均速率的2.5倍。這種改進(jìn)的結(jié)構(gòu)工作在30MHz的指令執(zhí)行速率相當(dāng)于第一種微控制器工作在75MHz的指令執(zhí)行速率，可以滿足工作速率要求更高的場(chǎng)合，而成本與第一種IP核相差無幾，遠(yuǎn)低于第二種IP核。
附圖及圖面說明

圖1本發(fā)明所述的微控制器的內(nèi)部結(jié)構(gòu)框2本發(fā)明所述的片上系統(tǒng)方案的語音處理芯片中的控制邏輯框圖
具體實(shí)施例方式本發(fā)明所述的微控制器IP核的指令集體系結(jié)構(gòu)與MCS51結(jié)構(gòu)完全兼容，包括數(shù)據(jù)存儲(chǔ)器、程序存儲(chǔ)器、特殊功能寄存器組、寄存器控制與尋址和程序計(jì)數(shù)器、輸入輸出端口、串行通信端口、定時(shí)計(jì)數(shù)器、算術(shù)邏輯單元、中斷控制器，具體是一個(gè)8位中央處理器(CPU)，具有位尋址功能且適于布爾處理的位處理機(jī)、64K程序?qū)ぶ房臻g、64K數(shù)據(jù)尋址空間、8K字節(jié)片內(nèi)程序存儲(chǔ)器、256字節(jié)片內(nèi)數(shù)據(jù)存儲(chǔ)器、3個(gè)16位的定時(shí)器/計(jì)數(shù)器、1個(gè)全雙工串行口、具有2優(yōu)先級(jí)的6個(gè)中斷源的中斷結(jié)構(gòu)，其特征在于所述的一個(gè)8位且具有MCS51指令集體系結(jié)構(gòu)中的指令在4個(gè)或8個(gè)時(shí)鐘周期內(nèi)完成。
本發(fā)明所述的微控制器IP核的工作流程如下程序的指令以二進(jìn)制碼形式存在程序存儲(chǔ)器中，其地址線接收來收程序計(jì)數(shù)器的輸入，并通過地址線把指令送到寄存器控制與尋址模塊，在寄存器控制與尋址模塊中經(jīng)過指令譯碼形成控制信號(hào)，實(shí)現(xiàn)對(duì)其它模塊的控制；指令操作的對(duì)象主要是數(shù)據(jù)存儲(chǔ)器和特殊功能寄存器組，比較典型的過程是從數(shù)據(jù)存儲(chǔ)器或者特殊功能寄存器組讀數(shù)據(jù)，經(jīng)過算術(shù)邏輯單元等處理部件實(shí)現(xiàn)對(duì)數(shù)據(jù)的處理，并將處理后數(shù)據(jù)寫回到數(shù)據(jù)存儲(chǔ)器或特殊功能寄存器組；特殊功能寄存器組中的各個(gè)特殊功能寄存器存儲(chǔ)了串行通信端口、定時(shí)定數(shù)器、不斷控制器所需要的信息，這些特殊功能寄存器一方面接收寄存器控制與尋址模塊送來的數(shù)據(jù)作為串行通信端口、定時(shí)計(jì)數(shù)器和中斷控制器的控制信息，另一方面將串行通信端口、定時(shí)計(jì)數(shù)器和中斷控制器工作過程中產(chǎn)生的狀態(tài)信息保存起來，等候寄存器控制與尋址模塊的訪問；串行通信端口與外部進(jìn)行串行通信，其內(nèi)部的發(fā)送緩沖器接收寄存器控制與尋址模塊送來的數(shù)據(jù)，并將這些數(shù)據(jù)發(fā)送到外部，內(nèi)部的接收緩沖器從外部接收數(shù)據(jù)；在發(fā)送數(shù)據(jù)和接收數(shù)據(jù)完畢后，串行通信端口發(fā)出中斷申請(qǐng)信號(hào)，經(jīng)過中斷控制器提示寄存器控制與尋址模塊送入新的數(shù)據(jù)以發(fā)送或?qū)⒔邮盏降臄?shù)據(jù)讀走；定時(shí)計(jì)數(shù)器實(shí)現(xiàn)定時(shí)和計(jì)數(shù)，寄存器控制與尋址模塊向定時(shí)計(jì)數(shù)器寫入初代值或清零，定時(shí)計(jì)數(shù)器開始自加1，直到溢出，并通過中斷控制器發(fā)出中斷信號(hào)，提示寄存器控制與尋址模塊所定時(shí)時(shí)間已到或所需計(jì)數(shù)的次數(shù)已夠。
本發(fā)明所述的數(shù)據(jù)存儲(chǔ)器的作用是存儲(chǔ)數(shù)據(jù)，寄存器控制與尋址和程序計(jì)數(shù)器通過內(nèi)部數(shù)據(jù)總線從該模塊讀出原始數(shù)據(jù)，并將處理后的數(shù)據(jù)通過內(nèi)部數(shù)據(jù)總線寫回該模塊，其設(shè)計(jì)容量為256字節(jié)。
本發(fā)明所述的程序存儲(chǔ)器的作用是存儲(chǔ)程序，寄存器控制與尋址和程序計(jì)數(shù)器從該模塊讀出程序的每一條指令的操作碼和操作數(shù)，然后執(zhí)行指令，其設(shè)計(jì)容量為8K字節(jié)。
本發(fā)明所述的特殊功能寄存器組用于實(shí)現(xiàn)對(duì)包括定時(shí)計(jì)數(shù)器、串行通信端口、中斷等在內(nèi)的功能模塊的控制，該模塊從寄存器控制與尋址和程序計(jì)數(shù)器接收方式控制信號(hào)以確定功能模塊的工作方式，并在功能模塊工作過程中將狀態(tài)標(biāo)志送回寄存器控制與尋址和程序計(jì)數(shù)器。
本發(fā)明所述的寄存器控制與尋址和程序計(jì)數(shù)器用于實(shí)現(xiàn)對(duì)兩類存儲(chǔ)器(程序、地址)和特殊功能寄存器組的控制和尋址，并向整個(gè)系統(tǒng)送出控制信號(hào)。
本發(fā)明所述的輸入輸出端口用于接受寄存器控制與尋址和程序計(jì)數(shù)器的控制，以并行方式從外部接收數(shù)據(jù)或向外部發(fā)送數(shù)據(jù)，具有4組8位輸入輸出端口。
本發(fā)明所述的串行通信端用于接受寄存器控制與尋址和程序計(jì)數(shù)器的控制，以串行方式從外部接收數(shù)據(jù)或向外部發(fā)送數(shù)據(jù)，共有四種工作方式。
本發(fā)明所述的定時(shí)計(jì)數(shù)器用于接受寄存器控制與尋址和程序計(jì)數(shù)器的控制，進(jìn)行計(jì)數(shù)和定時(shí)，包括三個(gè)16位，四種工作方式。
本發(fā)明所述的算術(shù)邏輯單元用于接收寄存器控制與尋址和程序計(jì)數(shù)器通過內(nèi)部數(shù)據(jù)總線發(fā)送的數(shù)據(jù)，實(shí)現(xiàn)加、減、乘、除、二——十進(jìn)制調(diào)整等算術(shù)運(yùn)算和與、或、異或、移位、清零、取反、高四位與低四位交換等邏輯功能，將結(jié)果送回?cái)?shù)據(jù)總線。
本發(fā)明所述的中斷控制器用于實(shí)現(xiàn)中斷控制。對(duì)外部和內(nèi)部的中斷請(qǐng)求進(jìn)行優(yōu)先級(jí)排序，導(dǎo)入中斷，并清零中斷標(biāo)志位。
本發(fā)明可用于一個(gè)采取片上系統(tǒng)方案的語音處理芯片中，實(shí)現(xiàn)對(duì)各模塊的控制功能。在這個(gè)芯片中，音頻輸入輸出完成未處理語音信號(hào)的輸入和處理后語音信號(hào)的輸出，語音信號(hào)處理器對(duì)前者送入的信號(hào)進(jìn)行處理，存儲(chǔ)器存放處理過程中需要存儲(chǔ)的臨時(shí)數(shù)據(jù)，膠合邏輯對(duì)內(nèi)部的一些小模塊進(jìn)行互連，微控制器IP核實(shí)現(xiàn)對(duì)該芯片各模塊之間協(xié)同工作的控制。
本發(fā)明也可以單獨(dú)封裝成芯片作為微控制器使用。
權(quán)利要求
1.微控制器IP核，包括數(shù)據(jù)存儲(chǔ)器、程序存儲(chǔ)器、特殊功能寄存器組、寄存器控制與尋址和程序計(jì)數(shù)器、輸入輸出端口、串行通信端口、定時(shí)計(jì)數(shù)器、算術(shù)邏輯單元、中斷控制器，其特征在于所述的一個(gè)8位且具有MCS51指令集體系結(jié)構(gòu)中的指令在4個(gè)或8個(gè)時(shí)鐘周期內(nèi)完成。
2.根據(jù)權(quán)利要求1所述的微控制器IP核，其特征在于所述的微控制器IP核的工作流程如下程序的指令以二進(jìn)制碼形式存在程序存儲(chǔ)器中，其地址線接收來收程序計(jì)數(shù)器的輸入，并通過地址線把指令送到寄存器控制與尋址模塊，在寄存器控制與尋址模塊中經(jīng)過指令譯碼形成控制信號(hào)，實(shí)現(xiàn)對(duì)其它模塊的控制；指令操作的對(duì)象主要是數(shù)據(jù)存儲(chǔ)器和特殊功能寄存器組，比較典型的過程是從數(shù)據(jù)存儲(chǔ)器或者特殊功能寄存器組讀數(shù)據(jù)，經(jīng)過算術(shù)邏輯單元等處理部件實(shí)現(xiàn)對(duì)數(shù)據(jù)的處理，并將處理后數(shù)據(jù)寫回到數(shù)據(jù)存儲(chǔ)器或特殊功能寄存器組；特殊功能寄存器組中的各個(gè)特殊功能寄存器存儲(chǔ)了串行通信端口、定時(shí)定數(shù)器、不斷控制器所需要的信息，這些特殊功能寄存器一方面接收寄存器控制與尋址模塊送來的數(shù)據(jù)作為串行通信端口、定時(shí)計(jì)數(shù)器和中斷控制器的控制信息，另一方面將串行通信端口、定時(shí)計(jì)數(shù)器和中斷控制器工作過程中產(chǎn)生的狀態(tài)信息保存起來，等候寄存器控制與尋址模塊的訪問；串行通信端口與外部進(jìn)行串行通信，其內(nèi)部的發(fā)送緩沖器接收寄存器控制與尋址模塊送來的數(shù)據(jù)，并將這些數(shù)據(jù)發(fā)送到外部，內(nèi)部的接收緩沖器從外部接收數(shù)據(jù)；在發(fā)送數(shù)據(jù)和接收數(shù)據(jù)完畢后，串行通信端口發(fā)出中斷申請(qǐng)信號(hào)，經(jīng)過中斷控制器提示寄存器控制與尋址模塊送入新的數(shù)據(jù)以發(fā)送或?qū)⒔邮盏降臄?shù)據(jù)讀走；定時(shí)計(jì)數(shù)器實(shí)現(xiàn)定時(shí)和計(jì)數(shù)，寄存器控制與尋址模塊向定時(shí)計(jì)數(shù)器寫入初代值或清零，定時(shí)計(jì)數(shù)器開始自加1，直到溢出，并通過中斷控制器發(fā)出中斷信號(hào)，提示寄存器控制與尋址模塊所定時(shí)時(shí)間已到或所需計(jì)數(shù)的次數(shù)已夠。
3.根據(jù)權(quán)利要求1或2所述的微控制器IP核，其特征在于所述的數(shù)據(jù)存儲(chǔ)器是存儲(chǔ)數(shù)據(jù)，具有位尋址功能且適于布爾處理的位處理機(jī)中的寄存器控制與尋址和程序計(jì)數(shù)器通過內(nèi)部數(shù)據(jù)總線連接，從該模塊讀出原始數(shù)據(jù)，并將處理后的數(shù)據(jù)通過內(nèi)部數(shù)據(jù)總線寫回該模塊。
4.根據(jù)權(quán)利要求3所述的微控制器IP核，其特征在于具有位尋址功能且適于布爾處理的位處理機(jī)的設(shè)計(jì)容量為256字節(jié)。
5.根據(jù)權(quán)利要求1或2所述的微控制器IP核，其特征在于所述的8K字節(jié)片內(nèi)程序存儲(chǔ)器是存儲(chǔ)程序，具有位尋址功能且適于布爾處理的位處理機(jī)中的寄存器控制與尋址和程序計(jì)數(shù)器從該模塊讀出程序的每一條指令的操作碼和操作數(shù)，然后執(zhí)行指令。
6.根據(jù)權(quán)利要求5所述的微控制器IP核，其特征在于具有位尋址功能且適于布爾處理的位處理機(jī)的設(shè)計(jì)容量為8K字節(jié)。
7.根據(jù)權(quán)利要求1或2所述的微控制器IP核，其特征在于所述的特殊功能寄存器組用于實(shí)現(xiàn)對(duì)包括定時(shí)計(jì)數(shù)器、串行通信端口、中斷等的功能模塊的控制，該模塊從寄存器控制與尋址和程序計(jì)數(shù)器接收方式控制信號(hào)以確定功能模塊的工作方式，并在功能模塊工作過程中將狀態(tài)標(biāo)志送回具有位尋址功能且適于布爾處理的位處理機(jī)中的寄存器控制與尋址和程序計(jì)數(shù)器。
8.根據(jù)權(quán)利要求1或2所述的微控制器IP核，其特征在于所述的寄存器控制與尋址和程序計(jì)數(shù)器用于實(shí)現(xiàn)對(duì)兩類存儲(chǔ)器(程序、地址)和特殊功能寄存器組的控制和尋址。并向整個(gè)系統(tǒng)送出控制信號(hào)，具有4組8位輸入輸出端口。
9.根據(jù)權(quán)利要求1或2所述的微控制器IP核，其特征在于所述的輸入輸出端口用于接受寄存器控制與尋址和程序計(jì)數(shù)器的控制，以并行方式從外部接收數(shù)據(jù)或向外部發(fā)送數(shù)據(jù)。
10.根據(jù)權(quán)利要求1或2所述的微控制器IP核，其特征在于所述的串行通信端用于接受寄存器控制與尋址和程序計(jì)數(shù)器的控制，以串行方式從外部接收數(shù)據(jù)或向外部發(fā)送數(shù)據(jù)。
11.根據(jù)權(quán)利要求1或2所述的微控制器IP核，其特征在于所述的定時(shí)計(jì)數(shù)器用于接受寄存器控制與尋址和程序計(jì)數(shù)器的控制，進(jìn)行計(jì)數(shù)和定時(shí)。
12.根據(jù)權(quán)利要求1或2所述的微控制器IP核，其特征在于所述的算術(shù)邏輯單元用于接收寄存器控制與尋址和程序計(jì)數(shù)器通過內(nèi)部數(shù)據(jù)總線發(fā)送的數(shù)據(jù)，實(shí)現(xiàn)加、減、乘、除、二——十進(jìn)制調(diào)整等算術(shù)運(yùn)算和與、或、異或、移位、清零、取反、高四位與低四位交換等邏輯功能，將結(jié)果送回?cái)?shù)據(jù)總線。
13.根據(jù)權(quán)利要求1或2所述的微控制器IP核，其特征在于所述的中斷控制器實(shí)現(xiàn)中斷控制，對(duì)外部和內(nèi)部的中斷請(qǐng)求進(jìn)行優(yōu)先級(jí)排序，導(dǎo)入中斷，并清零中斷標(biāo)志位。
全文摘要
本發(fā)明涉及微控制技術(shù)，特別是一個(gè)8位、具有MCS51指令集體系結(jié)構(gòu)的微控制器IP核，包括數(shù)據(jù)存儲(chǔ)器、程序存儲(chǔ)器、特殊功能寄存器組、寄存器控制與尋址和程序計(jì)數(shù)器、輸入輸出端口、串行通信端口、定時(shí)計(jì)數(shù)器、算術(shù)邏輯單元、中斷控制器，其特征在于所述的一個(gè)8位且具有MCS51指令集體系結(jié)構(gòu)中的指令在4個(gè)或8個(gè)時(shí)鐘周期內(nèi)完成，本發(fā)明在滿足相應(yīng)性能下不用太大的規(guī)模，減少冗余時(shí)鐘周期，規(guī)模和成本小。
文檔編號(hào)G06F9/22GK1508672SQ0212803
公開日2004年6月30日 申請(qǐng)日期2002年12月16日 優(yōu)先權(quán)日2002年12月16日
發(fā)明者楊鶴, 呂永其, 虞睿, 楊 鶴 申請(qǐng)人:中國(guó)電子科技集團(tuán)公司第三十研究所