專利名稱：高速視頻處理接口控制器及其設(shè)計(jì)方法
一、所屬領(lǐng)域本發(fā)明屬于接口控制器技術(shù)領(lǐng)域，特別涉及到高速視頻處理接口控制器其設(shè)計(jì)方法。
實(shí)現(xiàn)上述高速視頻處理接口控制器的設(shè)計(jì)方法，按以下步驟進(jìn)行設(shè)在運(yùn)動(dòng)估計(jì)的算法實(shí)現(xiàn)中(1)輸入視頻數(shù)據(jù)以固定的速率進(jìn)入InputBuffer，當(dāng)Input Buffer中的數(shù)據(jù)堆棧到一個(gè)閾值時(shí)，產(chǎn)生寫請(qǐng)求信號(hào)(Write Beg模塊的功能)。
(2)Output Buffer以固定的速率輸出數(shù)據(jù)，當(dāng)Output Buffer中的數(shù)據(jù)低于某一閾值時(shí)產(chǎn)生讀請(qǐng)求信號(hào)(Read Beg模塊的功能)。
(3)Arbitrate模塊當(dāng)接收到Write Beg模塊和Read Beg模塊的請(qǐng)求后，對(duì)其進(jìn)行仲裁，確定目前是進(jìn)行SDRAM的寫操作還是讀操作，并產(chǎn)生相應(yīng)的地址觸發(fā)信號(hào)，使得Address Generator產(chǎn)生相應(yīng)的讀寫地址。這些讀寫地址是一種相對(duì)地址，通過Address Map映射成為SDRAM的實(shí)際的物理地址。
(4)當(dāng)Arbitrate模塊發(fā)出寫命令后，Command Gnerator產(chǎn)生SDRAM寫操作，數(shù)據(jù)從Input Buffer中讀出，寫入SDRAM。
(5)當(dāng)Arbitrate模塊發(fā)出讀命令后，Command Gnerator產(chǎn)生SDRAM讀操作，數(shù)據(jù)從SDRAM中讀出，寫入Output Buffer。
“被動(dòng)呼喚”的幀存儲(chǔ)器接口設(shè)計(jì)策略是，寫請(qǐng)求模塊通過檢測(cè)輸入緩存的堆棧深度，產(chǎn)生寫“呼叫”；同理，讀請(qǐng)求模塊通過檢測(cè)輸出緩存的堆棧深度，產(chǎn)生讀“呼叫”；仲裁模塊通過對(duì)讀、寫“呼叫”進(jìn)行仲裁，產(chǎn)生相應(yīng)的允許讀寫信號(hào)，激勵(lì)SDRAM命令產(chǎn)生模塊和地址產(chǎn)生模塊產(chǎn)生相應(yīng)的SDRAM命令和地址；read request和write request分別表示讀、寫“呼叫”請(qǐng)求，則(1)如果read request有效并且write request無效，那么仲裁器發(fā)出允許讀激勵(lì)信號(hào)，并把下一次總線狀態(tài)交給“寫”，設(shè)置標(biāo)志信號(hào)next_state為1(表示寫)；(2)如果write request有效并且read request無效，那么仲裁器發(fā)出允許寫激勵(lì)信號(hào)，并把下一次總線狀態(tài)交給“讀”，設(shè)置標(biāo)志信號(hào)next_state為0(表示讀)；(3)如果請(qǐng)求信號(hào)read request和write request同時(shí)有效，那么SDRAM仲裁器需要根據(jù)next_state的狀態(tài)來授權(quán)；next_state＝1時(shí)，仲裁器發(fā)出允許寫激勵(lì)信號(hào)，并把next_state置成0；next_state＝0時(shí)，仲裁器發(fā)出允許讀激勵(lì)信號(hào)，并把next_state置成1；對(duì)視頻帶寬進(jìn)行改進(jìn)的具體方法是
方法1在選取較小的Burst長(zhǎng)度情況下，在處理模塊中加入排位處理，使輸入輸出緩存的數(shù)據(jù)寬度增加一倍，使Lbuffer在容量上增加一倍為L(zhǎng)buffer≥4(n+2)LBurstI這也使得幀存儲(chǔ)器接口向SDRAM寫入一幀和從SDRAM讀出一幀視頻數(shù)據(jù)所需要的時(shí)間T＇write_one_frame和T＇read_one_frame與Twrite_one_frame和Tread_one_frame相比，有T＇write_one_frame＝Twrite_one_frame/2IIT＇read_one_frame＝Tread_one_frame/2 III方法2地址映射模塊，對(duì)SDRAM的地址進(jìn)行變換，使得運(yùn)動(dòng)估計(jì)的當(dāng)前幀與前一幀的數(shù)據(jù)存貯在SDRAM中的不同BANK中，利用SDRAM的特征—多Bank體系結(jié)構(gòu)，則可在同一時(shí)間內(nèi)，在不同的視頻幀中讀出相同Burst長(zhǎng)度的視頻數(shù)據(jù)，使得進(jìn)行一次SDRAM讀操作所必須的時(shí)間Tread_once為Tread_once＝(Lread_head+2LBurst)/fsdramIV從SDRAM讀出兩幀視頻數(shù)據(jù)所需要的時(shí)間為Tsdram_read_two=W×HLBurst·fsdram(Lread_head+2LBurst)----V]]>
1)本發(fā)明的幀存儲(chǔ)器接口體系結(jié)構(gòu)如

圖1.1所示。圖中虛線中部分為幀存儲(chǔ)器接口，由輸入緩存(Input Buffer)、輸出緩存(Output Buffer)，讀請(qǐng)求(ReadBeg)，寫請(qǐng)求(Write Beg)，SDRAM命令產(chǎn)生(SDRAM Command Gnerator)，仲裁(Arbitrate)，地址產(chǎn)生(Address Generator)及地址映射(Address Map)幾部分功能模塊組成。片外幀存儲(chǔ)器存貯了視頻處理所需要的幾幀圖像，接口中的輸入、輸出緩存在芯片內(nèi)的處理部分與芯片外的SDRAM幀存儲(chǔ)器之間形成數(shù)據(jù)交換接口，芯片外SDRAM的讀寫操作的發(fā)生是通過一種稱之為“被動(dòng)呼喚”的設(shè)計(jì)策略完成的。
2)設(shè)在運(yùn)動(dòng)估計(jì)的算法實(shí)現(xiàn)中(1)只與每一執(zhí)行的時(shí)間循環(huán)同步，即同步于每一新幀的開始；(2)數(shù)據(jù)輸入和輸出的次序一定且不變；(3)在同一時(shí)間內(nèi)需要得到2幀的視頻數(shù)據(jù)。由于在DTV、HDTV實(shí)時(shí)視頻后處理芯片中的運(yùn)動(dòng)估計(jì)算法，與用于視頻壓縮的運(yùn)動(dòng)估計(jì)算法不同，其輸出幀頻要大于輸入幀頻，且有foutput＝nfinput(1.1)其中finput和foutput分別表示視頻信號(hào)的輸入輸出頻率，n≥2。則在每一寫入新幀的時(shí)間循環(huán)中，幀存儲(chǔ)器接口會(huì)完成對(duì)SDRAM的一幀寫操作，2n幀讀操作。定義σ為每一時(shí)間循環(huán)中的同步間隔的和，則有σ＝Tinput-Tsdram_write-2nTsdram_read(1.2)式(1.2)中，Tinput表示輸入每一新幀所需要的時(shí)間周期，Tsdram_write和Tsdram_read分別表示向SDRAM寫入一幀和從SDRAM讀出一幀視頻數(shù)據(jù)所需要的時(shí)間周期。理論上，σ越小表示增加的同步間隔越少，σ若為零，則可表示為理想同步。
由圖1.1可知，芯片的輸入和輸出是以固定的速率進(jìn)行的，因此，就要求幀存儲(chǔ)器接口中的輸入緩存的輸入和輸出緩存的輸出要有固定的速率。因此，一方面為減少片上緩存的面積，盡可能使得σ趨近于零；另一方面，為使得處理與I/O流保持完全的同步，需要增加同步間隔，也即增加σ來保持同步。
因此，本發(fā)明提出一種稱之為“被動(dòng)呼喚”的幀存儲(chǔ)器接口設(shè)計(jì)策略，其原理如下如圖1.1所示，寫請(qǐng)求模塊通過檢測(cè)輸入緩存的堆棧深度，產(chǎn)生寫“呼叫”；同理，讀請(qǐng)求模塊通過檢測(cè)輸出緩存的堆棧深度，產(chǎn)生讀“呼叫”；仲裁模塊通過對(duì)讀、寫“呼叫”進(jìn)行仲裁，產(chǎn)生相應(yīng)的允許讀寫信號(hào)，激勵(lì)SDRAM命令產(chǎn)生模塊和地址產(chǎn)生模塊產(chǎn)生相應(yīng)的SDRAM命令和地址。圖1.2給出了仲裁模塊的最基本的狀態(tài)機(jī)流程圖。圖中read request和write request分別表示讀、寫“呼叫”請(qǐng)求，則(1)如果read request有效并且write request無效，那么仲裁器發(fā)出允許讀激勵(lì)信號(hào)，并把下一次總線狀態(tài)交給“寫”，設(shè)置標(biāo)志信號(hào)next_state為1(表示寫)。
(2)如果write request有效并且read request無效，那么仲裁器發(fā)出允許寫激勵(lì)信號(hào)，并把下一次總線狀態(tài)交給“讀”，設(shè)置標(biāo)志信號(hào)next_state為0(表示讀)。
(3)如果請(qǐng)求信號(hào)read request和write request同時(shí)有效，那么SDRAM仲裁器需要根據(jù)next_state的狀態(tài)來授權(quán)。next_state＝1時(shí)，仲裁器發(fā)出允許寫激勵(lì)信號(hào)，并把next_state置成0；next_state＝0時(shí)，仲裁器發(fā)出允許讀激勵(lì)信號(hào)，并把next_state置成1。
由此可知，仲裁模塊會(huì)根據(jù)讀、寫“呼叫”請(qǐng)求，均勻分配SDRAM讀寫操作。這一方面使得輸入與輸出緩存的大小可以一樣，利于減小同步間隔σ；另一方面，可使SDRAM的讀寫操作在較小的Burst長(zhǎng)度下，使得處理與I/O流易于保持完全的同步，滿足同一時(shí)間內(nèi)需要得到多個(gè)幀的視頻數(shù)據(jù)這個(gè)條件。下面我們將討論這種幀存儲(chǔ)器接口設(shè)計(jì)對(duì)片上存儲(chǔ)器面積、視頻帶寬及功耗的影響。
3)設(shè)SDRAM的Burst存取模式下，Burst長(zhǎng)度為L(zhǎng)Burst個(gè)時(shí)鐘周期。根據(jù)圖1.1的體系結(jié)構(gòu)，幀存儲(chǔ)器接口每完成一次SDRAM寫操作，就會(huì)從輸入緩存讀出LBurst個(gè)數(shù)據(jù)寫入片外SDRAM；同理，幀存儲(chǔ)器接口每完成一次SDRAM讀操作，就會(huì)從片外SDRAM讀入LBurst個(gè)數(shù)據(jù)寫入輸出緩存?？紤]到輸入緩存的輸入和輸出緩存的輸出是以固定的速率輸入輸出的，就使得寫請(qǐng)求模塊的“呼叫”發(fā)生在輸入緩存存貯的數(shù)據(jù)要大于LBurst；讀請(qǐng)求模塊的“呼叫”發(fā)生在輸出緩存存貯的數(shù)據(jù)小于(Lbuffer-LBurst)，其中Lbuffer表示輸入和輸出緩存的長(zhǎng)度。由式(1.1)可知，輸出的幀頻大于等于2倍的輸入幀頻，引入式(1.1)中的n，則可確定Lbuffer的大小為L(zhǎng)buffer≥2(n+2)LBurst(1.3)式(1.3)說明，芯片內(nèi)部的緩存大小與Burst長(zhǎng)度LBurst成正比。因此，要減少芯片內(nèi)部的緩存大小，只需選取較小的Burst長(zhǎng)度。
考慮芯片與SDRAM幀存儲(chǔ)器之間的視頻帶寬與Burst長(zhǎng)度的關(guān)系。設(shè)Lwrite_head和Lread_head表示在Burst模式下，使讀寫行列地址有效的時(shí)鐘周期的數(shù)目，即額定開銷的時(shí)鐘周期。設(shè)Twrite_once、Tread_once為進(jìn)行一次SDRAM寫操作或讀操作所必須的時(shí)間，fsdram為SDRAM工作時(shí)鐘頻率，則有Twrite_once＝(Lwrite_head+LBurst)/fsdram(1.4)Tread_once＝Lread_head+LBurst)/fsdram(1.5)對(duì)于圖像大小為W×H的視頻輸入幀來說，幀存儲(chǔ)器接口向SDRAM寫入一幀和從SDRAM讀出一幀視頻數(shù)據(jù)所需要的時(shí)間為Twrite_one_frame=W×HLBurstTwrite_once]]>Tread_one_frame=W×HLBurstTread_once]]>由上述公式，SDRAM讀寫一幀視頻數(shù)據(jù)所需要的額定時(shí)間開銷Twrite_overhead和Tread_overhead分別為Twrite_overhead=W×HLBurst·fsdramLwrite_head----(1.8)]]>Tread_overhead=W×HLBurst·fsdramLread_head----(1.9)]]>在確定了SDRAM的操作方式后，Lwrite_head、Lread_head和fsdram就可確定，式(1.8)和(1.9)說明SDRAM讀寫的額定時(shí)間開銷與LBurst成反比。由于讀寫相同LBurst的視頻數(shù)據(jù)所需要的額定時(shí)間開銷越大，視頻帶寬越小，也即視頻帶寬與LBurst成正比；因此，要增大視頻帶寬，就需加大LBurst。
因此，在確定了片上存儲(chǔ)器面積后，對(duì)視頻帶寬進(jìn)行改善。具體策略如下策略1在選取較小的Burst長(zhǎng)度情況下，在圖1.1中的處理模塊中加入排位處理，使輸入輸出緩存的數(shù)據(jù)寬度增加一倍，也即與式(1.3)相比，使Lbuffer在容量上增加一倍為L(zhǎng)buffer≥4(n+2)LBurst(1.10)這也使得幀存儲(chǔ)器接口向SDRAM寫入一幀和從SDRAM讀出一幀視頻數(shù)據(jù)所需要的時(shí)間T′write_one_frame和T′read_one_frame與式(1.6)和(1.7)中的Twrite_one_frame和Tread_one_frame相比，有T′write_one_frame＝Twrite_one_frame/2 (1.11)T＇read_one_frame＝Tread_one_frame/2 (1.12)策略2在圖1.1中的地址映射模塊，對(duì)SDRAM的地址進(jìn)行變換，使得運(yùn)動(dòng)估計(jì)的當(dāng)前幀與前一幀的數(shù)據(jù)存貯在SDRAM中的不同BANK中，利用SDRAM的特征—多Bank體系結(jié)構(gòu)，則可在同一時(shí)間內(nèi)，在不同的視頻幀中讀出相同Burst長(zhǎng)度的視頻數(shù)據(jù)，使得進(jìn)行一次SDRAM讀操作所必須的時(shí)間Tread_once為Tread_once＝(Lread_head+2LBurst)/fsdram(1.13)從SDRAM讀出兩幀視頻數(shù)據(jù)所需要的時(shí)間為Tsdram_read_two=W×HLBurst·fsdram(Lread_head+2LBurst)----(1.14)]]>在讀出兩幀視頻數(shù)據(jù)的相同情況下，改進(jìn)后的方法比用式(1.7)的原方法所減少了的時(shí)間Tcut_down為Tcut_down=W×HLBurst·fsdram(32Lread_head+LBurst)----(1.15)]]>式(1.15)說明，通過上述的策略，很好地解決了減少片上存儲(chǔ)器面積與改善視頻帶寬這一對(duì)矛盾。在確定了Lbuffer的容量為4(n+2)LBurst后，芯片與外部SDRAM幀存儲(chǔ)器之間的視頻帶寬，得到明顯改善。
(4)片上存儲(chǔ)器面積的減少，肯定會(huì)帶來芯片功耗的降低?，F(xiàn)在，我們來分析這種幀存儲(chǔ)器接口設(shè)計(jì)帶來的存儲(chǔ)器存取功耗降低。如式(1.16)所示，與存儲(chǔ)器存取相關(guān)的功耗可以分為兩個(gè)部分內(nèi)核功耗，I/O功耗；Ptotal=Pcore+PI/O=IcoreVdd+αCVdd2f----(1.16)]]>其中，Icore，α，C和f分別表示SDRAM平均電流，I/O總線的平均開關(guān)率，I/O電容及工作頻率。當(dāng)使用的SDRAM類型確定后，α，C和f即可確定。存儲(chǔ)器存取相關(guān)的功耗的減少主要與Icore有關(guān)。若假設(shè)行有效、Burst存取和刷新操作的平均電流分別為150，180和210mA，則可得到簡(jiǎn)化的有關(guān)Icore的公式Icore=1T(8.40×10-9×CN+1.35×10-9×DN+13.7×10-9×RN)---(1.17)]]>CN、DN和RN分別表示在時(shí)間T內(nèi)，行有效的次數(shù)、列數(shù)據(jù)存取次數(shù)和刷新次數(shù)。由于刷新次數(shù)與前兩項(xiàng)相比微不足道，而一次行有效導(dǎo)致的電流是一次列數(shù)據(jù)存取的6倍，因此，存儲(chǔ)器存取相關(guān)的功耗的減少主要與行有效的次數(shù)CN有關(guān)。
由式(1.15)，我們可得到在從SDRAM讀出兩幀的視頻數(shù)據(jù)的時(shí)間內(nèi)，本文所述的幀存儲(chǔ)器接口設(shè)計(jì)有效降低行有效的次數(shù)約為CNcut_down≈W×HLBurst(32Lread_head+LBurst)----(1.18)]]>式(1.18)定量說明了本文所述的幀存儲(chǔ)器接口設(shè)計(jì)所帶來的存儲(chǔ)器存取功耗的降低。
權(quán)利要求
1.一種高速視頻處理接口控制器，其特征在于，高速視頻處理接口控制器由輸入緩存(Input Buffer)[1]、輸出緩存(Output Buffer)[2]，讀請(qǐng)求(Read Beg)[3]，寫請(qǐng)求(Write Beg)[4]，SDRAM命令產(chǎn)生(SDRAM Command Gnerator)[5]，仲裁(Arbitrate)[6]，地址產(chǎn)生(Address Generator)[7]及地址映射(AddressMap)[8]幾部分功能模塊組成；片外幀存儲(chǔ)器存貯了視頻處理所需要的幾幀圖像，接口中的輸入、輸出緩存在芯片內(nèi)的處理部分與芯片外的SDRAM幀存儲(chǔ)器之間形成數(shù)據(jù)交換接口，芯片外SDRAM的讀寫操作的發(fā)生是通過寫請(qǐng)求模塊[4]通過檢測(cè)輸入緩存的堆棧深度，產(chǎn)生寫“呼叫”；同理，讀請(qǐng)求模塊通過檢測(cè)輸出緩存[2]的堆棧深度，產(chǎn)生讀“呼叫”；仲裁模塊[6]通過對(duì)讀、寫“呼叫”進(jìn)行仲裁，產(chǎn)生相應(yīng)的允許讀寫信號(hào)，激勵(lì)SDRAM命令產(chǎn)生模塊和地址產(chǎn)生模塊產(chǎn)生相應(yīng)的SDRAM命令和地址。
2.實(shí)現(xiàn)權(quán)利要求1所述的高速視頻處理接口控制器的設(shè)計(jì)方法，其特征在于，按以下步驟進(jìn)行(1)輸入視頻數(shù)據(jù)以固定的速率進(jìn)入Input Buffer，當(dāng)Input Buffer中的數(shù)據(jù)堆棧到一個(gè)閾值時(shí)，Write Beg模塊的功能產(chǎn)生寫請(qǐng)求信號(hào)；(2)Output Buffer以固定的速率輸出數(shù)據(jù)，當(dāng)Output Buffer中的數(shù)據(jù)低于某一閾值時(shí)Read Beg模塊的功能產(chǎn)生讀請(qǐng)求信號(hào)；(3)Arbitrate模塊當(dāng)接收到Write Beg模塊和Read Beg模塊的請(qǐng)求后，對(duì)其進(jìn)行仲裁，確定目前是進(jìn)行SDRAM的寫操作還是讀操作，并產(chǎn)生相應(yīng)的地址觸發(fā)信號(hào)，使得Address Generator產(chǎn)生相應(yīng)的讀寫地址。這些讀寫地址是一種相對(duì)地址，通過Address Map映射成為SDRAM的實(shí)際的物理地址；(4)當(dāng)Arbitrate模塊發(fā)出寫命令后，Command Gnerator產(chǎn)生SDRAM寫操作，數(shù)據(jù)從Input Buffer中讀出，寫入SDRAM；(5)當(dāng)Arbitrate模塊發(fā)出讀命令后，Command Gnerator產(chǎn)生SDRAM讀操作，數(shù)據(jù)從SDRAM中讀出，寫入Output Buffer；“被動(dòng)呼喚”的幀存儲(chǔ)器接口設(shè)計(jì)策略是，寫請(qǐng)求模塊通過檢測(cè)輸入緩存的堆棧深度，產(chǎn)生寫“呼叫”；同理，讀請(qǐng)求模塊通過檢測(cè)輸出緩存的堆棧深度，產(chǎn)生讀“呼叫”；仲裁模塊通過對(duì)讀、寫“呼叫”進(jìn)行仲裁，產(chǎn)生相應(yīng)的允許讀寫信號(hào)，激勵(lì)SDRAM命令產(chǎn)生模塊和地址產(chǎn)生模塊產(chǎn)生相應(yīng)的SDRAM命令和地址；read request和write request分別表示讀、寫“呼叫”請(qǐng)求，則(1)如果read request有效并且write request無效，那么仲裁器發(fā)出允許讀激勵(lì)信號(hào)，并把下一次總線狀態(tài)交給“寫”，設(shè)置標(biāo)志信號(hào)next_state為1(表示寫)；(2)如果write request有效并且read request無效，那么仲裁器發(fā)出允許寫激勵(lì)信號(hào)，并把下一次總線狀態(tài)交給“讀”，設(shè)置標(biāo)志信號(hào)next_state為0(表示讀)；(3)如果請(qǐng)求信號(hào)read request和write request同時(shí)有效，那么SDRAM仲裁器需要根據(jù)next_state的狀態(tài)來授權(quán)；next_state＝1時(shí)，仲裁器發(fā)出允許寫激勵(lì)信號(hào)，并把next_state置成0；next_state＝0時(shí)，仲裁器發(fā)出允許讀激勵(lì)信號(hào)，并把next_state置成1；對(duì)視頻帶寬進(jìn)行改進(jìn)的具體方法是方法1在選取較小的Burst長(zhǎng)度情況下，在處理模塊中加入排位處理，使輸入輸出緩存的數(shù)據(jù)寬度增加一倍，使Lbuffer在容量上增加一倍為L(zhǎng)buffer≥4(n+2)LBurstI這也使得幀存儲(chǔ)器接口向SDRAM寫入一幀和從SDRAM讀出一幀視頻數(shù)據(jù)所需要的時(shí)間T＇write_one_frame和T＇read_one_frame與Twrite_one_frame和Tread_one_frame相比，有T＇write_one_frame＝Twrite_one_frame/2 IIT＇read_one_frame＝Tread_one_frame/2 III方法2地址映射模塊，對(duì)SDRAM的地址進(jìn)行變換，使得運(yùn)動(dòng)估計(jì)的當(dāng)前幀與前一幀的數(shù)據(jù)存貯在SDRAM中的不同BANK中，利用SDRAM的特征—多Bank體系結(jié)構(gòu)，則可在同一時(shí)間內(nèi)，在不同的視頻幀中讀出相同Burst長(zhǎng)度的視頻數(shù)據(jù)，使得進(jìn)行一次SDRAM讀操作所必須的時(shí)間Tread_once為Tread_once＝(Lread_head+2LBurst)/fsdramIV從SDRAM讀出兩幀視頻數(shù)據(jù)所需要的時(shí)間為Tsdram_read_two=W×HLBurst·fsdram(Lread_head+2LBurst)----V]]>
全文摘要
本發(fā)明公開了一種高速視頻處理接口控制器及其設(shè)計(jì)方法,由輸入緩存(import Buffer)、輸出緩存(OutputBuffer),讀請(qǐng)求(Read Beg),寫請(qǐng)求(Write Beg),SDRAM命令產(chǎn)生(SDRAM Command Gnerator),仲裁(Arbitrate),地址產(chǎn)生(AddressGenerator)及地址映射(Address Map)幾部分功能模塊組成。片外幀存儲(chǔ)器存貯了視頻處理所需要的幾幀圖像,接口中的輸入、輸出緩存在芯片內(nèi)的處理部分與芯片外的SDRAM幀存儲(chǔ)器之間形成數(shù)據(jù)交換接口,芯片外SDRAM的讀寫操作的發(fā)生是通過“被動(dòng)呼喚”的設(shè)計(jì)策略完成的。在運(yùn)動(dòng)估計(jì)的算法實(shí)現(xiàn)中:(1)只與每一執(zhí)行的時(shí)間循環(huán)同步,即同步于每一新幀的開始;(2)數(shù)據(jù)輸入和輸出的次序一定且不變;(3)在同一時(shí)間內(nèi)需要得到2幀的視頻數(shù)據(jù);采用本發(fā)明能夠使幀存儲(chǔ)器存取功耗的降低。
文檔編號(hào)G06F3/00GK1376960SQ0211454
公開日2002年10月30日 申請(qǐng)日期2002年4月27日 優(yōu)先權(quán)日2002年4月27日
發(fā)明者鄭南寧, 吳勇 申請(qǐng)人:西安交通大學(xué)