專利名稱：具有通用串行總線接口的零槽控制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種VXI總線測試系統(tǒng)中的零槽控制器。
背景技術(shù)：
VXI(VMEbus eXtensions for Instrumentation即VME總線在儀器領(lǐng)域的擴(kuò)展)總線作為新一代儀器接口總線，標(biāo)志著測量和儀器系統(tǒng)正進(jìn)入一個(gè)嶄新的階段。系統(tǒng)控制器是VXI總線系統(tǒng)的控制核心，它與各儀器設(shè)備的接口方式對測試系統(tǒng)性能影響很大。通常按控制器的接口方式把VXI總線測試系統(tǒng)分為外置控制器系統(tǒng)和嵌入式計(jì)算機(jī)測試系統(tǒng)兩種。在使用外置控制器VXI系統(tǒng)時(shí)，必須在VXI機(jī)箱內(nèi)插入零槽控制器模塊?，F(xiàn)有的零槽控制器模塊配備IEEE488總線接口、IEEE1394總線接口或MXI總線(多機(jī)箱擴(kuò)展總線)接口等與外置計(jì)算機(jī)通信。由于上述接口性能均低于VXI總線，因此存在接口性能瓶頸問題，制約了VXI總線性能的發(fā)揮。此外，在配置上述零槽模塊的系統(tǒng)中，外置的計(jì)算機(jī)主板不具備相應(yīng)的標(biāo)準(zhǔn)接口，故計(jì)算機(jī)通信插槽中需要附加適配卡，以通過相應(yīng)的零槽模塊支持各種VXI儀器模塊。這樣做增加了測試系統(tǒng)成本。USB(Universal Serial Bus，通用串行總線)是一種應(yīng)用在計(jì)算機(jī)領(lǐng)域的新型接口技術(shù)，具有高速度、低成本、低功耗和使用維護(hù)方便等優(yōu)點(diǎn)，其所支持的最高數(shù)傳速度可達(dá)480Mb/s。同時(shí)，USB作為計(jì)算機(jī)的標(biāo)準(zhǔn)接口，不需任何適配卡，可直接通過USB電纜同需要通信的設(shè)備相連。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種具有通用串行總線接口的零槽控制器，以克服現(xiàn)有的零槽控制器中外置控制器與零槽控制器的接口電路性能較低，制約VXI總線性能發(fā)揮的缺陷。它包括零槽CPU電路1、零槽底板2，零槽CPU電路1連接在零槽底板2上的一號ISA總線插槽2-1上以實(shí)現(xiàn)與零槽底板2的信號往來，信號的往來遵循ISA總線協(xié)議，它還包括ISA/USB控制信號轉(zhuǎn)換電路5和USB接口芯片6，ISA/USB控制信號轉(zhuǎn)換電路5的一個(gè)通信端連接在零槽底板2上的二號ISA總線插槽2-2上與零槽底板2實(shí)現(xiàn)雙向信號的往來，ISA/USB控制信號轉(zhuǎn)換電路5的另一通信端連接USB接口芯片6的一個(gè)通信端上以實(shí)現(xiàn)地址信號和控制信號的轉(zhuǎn)換，USB接口芯片6的另一個(gè)通信端口連接在二號ISA總線插槽2-2的又一端口上以實(shí)現(xiàn)數(shù)據(jù)信號的傳輸，USB接口芯片6的再一個(gè)端口連接在二號ISA總線插槽2-2的再一端上以實(shí)現(xiàn)中斷請求信號的傳輸，ISA/USB控制信號轉(zhuǎn)換電路5通過可編程邏輯器件EPLD實(shí)現(xiàn)。本發(fā)明的零槽CPU電路1為PC/104結(jié)構(gòu)的零槽CPU模塊，它通過零槽底板2上的ISA總線與ISA/USB控制信號轉(zhuǎn)換電路5和USB接口芯片6連接，然后通過USB電纜實(shí)現(xiàn)與外置控制器的連接，組成一個(gè)基本的VXI總線系統(tǒng)。ISA/USB控制信號轉(zhuǎn)換電路5和USB接口芯片6將外置控制器經(jīng)過USB總線發(fā)出的命令轉(zhuǎn)化成零槽CPU電路1能夠理解的ISA總線信號，零槽CPU電路1接收到指令后，再通過VXI總線向相應(yīng)模塊發(fā)出操作指令。因此在本發(fā)明中，包括了ISA接口和USB接口兩種結(jié)構(gòu)，其中USB接口部分是由USB接口芯片6(ISP1581)實(shí)現(xiàn)的，繼而采用通過Altera公司的可編程邏輯器件EPM7128STC100-10實(shí)現(xiàn)ISA/USB控制信號轉(zhuǎn)換電路5的功能，從而完成USB接口芯片到ISA總線的數(shù)據(jù)傳輸、狀態(tài)查詢和延時(shí)等待等功能。USB接口芯片的8位地址線在EPLD內(nèi)部進(jìn)行譯碼，浮動到ISA的相應(yīng)的I/O空間地址中，譯碼電路部分是用VHDL語言編寫的。EPLD內(nèi)部的時(shí)序轉(zhuǎn)換電路和讀寫控制電路負(fù)責(zé)完成USB控制信號和ISA控制信號的命令轉(zhuǎn)換。本發(fā)明利用EPLD技術(shù)解決了復(fù)雜功能電路的可靠性設(shè)計(jì)，保證模塊的穩(wěn)定性和可維護(hù)性。本發(fā)明的有益效果是采用計(jì)算機(jī)標(biāo)準(zhǔn)接口USB直接同VXI系統(tǒng)的零槽控制器連接，不需適配卡。解決了零槽控制器與外置控制器之間接口的速度瓶頸問題，提高了VXI總線測試系統(tǒng)的整體性能。


圖1是本發(fā)明的結(jié)構(gòu)示意圖，圖2是本發(fā)明的電路連接結(jié)構(gòu)示意圖，圖3是實(shí)施方式二中EPLD的內(nèi)部邏輯功能示意圖。
具體實(shí)施例方式具體實(shí)施方式
一下面結(jié)合圖1具體說明本實(shí)施方式。它由零槽CPU電路1、零槽底板2、ISA/USB控制信號轉(zhuǎn)換電路5和USB接口芯片6組成，零槽CPU電路1連接在零槽底板2上的一號ISA總線插槽2-1上以實(shí)現(xiàn)與零槽底板2的信號往來，信號的往來遵循ISA總線協(xié)議，ISA/USB控制信號轉(zhuǎn)換電路5的一個(gè)通信端連接在零槽底板2上的二號ISA總線插槽2-2上與零槽底板2實(shí)現(xiàn)雙向信號的往來，ISA/USB控制信號轉(zhuǎn)換電路5的另一通信端連接USB接口芯片6的一個(gè)通信端上以實(shí)現(xiàn)地址信號和控制信號的轉(zhuǎn)換，USB接口芯片6的另一個(gè)通信端口連接在二號ISA總線插槽2-2的又一端口上以實(shí)現(xiàn)數(shù)據(jù)信號的傳輸，USB接口芯片6的再一個(gè)端口連接在二號ISA總線插槽2-2的再一端上以實(shí)現(xiàn)中斷請求信號的傳輸，ISA/USB控制信號轉(zhuǎn)換電路5通過可編程邏輯器件EPLD實(shí)現(xiàn)。
具體實(shí)施方式
二下面結(jié)合圖2和圖3具體說明本實(shí)施方式。本實(shí)施方式與實(shí)施方式一的不同點(diǎn)是USB接口芯片6選用芯片ISP1581，USB接口芯片6的腳5和腳6分別接收外置控制器通過USB電纜傳輸過來的數(shù)據(jù)和信號和向外發(fā)送數(shù)據(jù)和信號。ISA/USB控制信號轉(zhuǎn)換電路5由可編程邏輯芯片5-1和撥碼開關(guān)5-2組成，可編程邏輯芯片5-1的型號為EPM7128STC100-10，是Altera公司制造的，撥碼開關(guān)5-2由八位電阻排SWR和八位開關(guān)SW1組成，八位電阻排SWR的腳1連電源VCC，八位電阻排SWR的腳2連接八位開關(guān)SW1的腳9和可編程邏輯芯片5-1的腳60，八位電阻排SWR的腳3連接八位開關(guān)SW1的腳10和可編程邏輯芯片5-1的腳58，八位電阻排SWR的腳4連接八位開關(guān)SW1的腳11和可編程邏輯芯片5-1的腳57，八位電阻排SWR的腳5連接八位開關(guān)SW1的腳12和可編程邏輯芯片5-1的腳56，八位電阻排SWR的腳6連接八位開關(guān)SW1的腳13和可編程邏輯芯片5-1的腳55，八位電阻排SWR的腳7連接八位開關(guān)SW1的腳14和可編程邏輯芯片5-1的腳54，八位電阻排SWR的腳8連接八位開關(guān)SW1的腳15和可編程邏輯芯片5-1的腳53，八位電阻排SWR的腳9連接八位開關(guān)SW1的腳16和可編程邏輯芯片5-1的腳52，八位開關(guān)SW1的腳1～腳8都接地；可編程邏輯芯片5-1的腳32、腳31、腳30、腳29、腳28、腳27、腳25和腳24分別連接USB接口芯片6的腳30、腳31、腳32、腳33、腳34、腳35、腳38和腳39以完成地址信號的傳遞，可編程邏輯芯片5-1的腳35和腳33分別連接USB接口芯片6的腳26和腳27以分別傳遞“讀”和“寫”的信號，可編程邏輯芯片5-1通過撥碼開關(guān)5-2實(shí)現(xiàn)尋址方式的轉(zhuǎn)換；ISA總線插槽4包括第一插槽J1、第二插槽J2和跳線插槽J3，第一插槽J1和第二插槽J2是標(biāo)準(zhǔn)PC/104插槽，跳線插槽J3的通用名稱為INT-JUMP。第一插槽J1的腳B29接電源VCC、電阻R5的一端和電阻R4的一端，電阻R5的另一端連接第二插槽J2的腳D1，電阻R4的另一端連接第二插槽J2的腳D2，跳線插槽J3的腳2、腳4、腳6、腳8和腳10連接在一起并連接在USB接口芯片6的腳28上以接收中斷請求信號，跳線插槽J3的腳1、腳3和腳5分別連接第二插槽J2的腳D3、腳D4和腳D6，跳線插槽J3的腳7和腳9分別連接第一插槽J1的腳B21和腳B23，第一插槽J1的腳D0～腳D7分別連接USB接口芯片6的腳SD0～SD7以傳遞數(shù)據(jù)，第二插槽J2的腳SD8～SD15分別連接USB接口芯片6的腳SD8～S15以傳遞數(shù)據(jù)，第一插槽J1的腳A0～A9連接可編程邏輯芯片5-1的腳A0～腳A9以傳遞地址信號；ISA/USB控制信號轉(zhuǎn)換電路5是通過EPLD來實(shí)現(xiàn)的。EPLD主要用來完成USB接口芯片ISP1581到ISA總線的數(shù)據(jù)傳輸控制、狀態(tài)查詢和延時(shí)等待等功能。圖3顯示了EPLD的內(nèi)部邏輯功能和其與ISA總線插槽4和USB接口芯片6的連接。USB接口芯片ISP1581的8位地址線在EPLD內(nèi)部進(jìn)行譯碼，浮動到ISA總線的相應(yīng)I/O空間地址中，譯碼電路部分是用VHDL語言編寫的。EPLD內(nèi)部的時(shí)序轉(zhuǎn)換電路5-4和讀寫控制電路5-3負(fù)責(zé)完成ISP1581控制信號和ISA控制信號的命令轉(zhuǎn)換。譯碼電路5-5給讀寫控制電路5-3和時(shí)序轉(zhuǎn)換電路5-4提供地址使能信號，同時(shí)譯碼電路5-5將ISP1581的不連續(xù)分布的寄存器地址浮動到ISA總線的連續(xù)的I/O地址空間中去。
在本發(fā)明的零槽控制器中，零槽CPU電路通過ISA總線控制外圍功能部件，ISA的存儲空間為這些外圍部件共用，由于PC機(jī)只使用低10位口地址信號進(jìn)行譯碼，所以只能使用OOH-3FFH之間的1K個(gè)地址，除去PC/AT保留的I/O地址外，用戶可使用的I/O口地址如表1。
表1用戶可使用的I/O口地址

為了不引起I/O地址沖突，EPLD的高端地址使用撥碼開關(guān)進(jìn)行設(shè)置，為了節(jié)省EPLD占用的I/O地址，在譯碼電路中使用了浮動地址設(shè)計(jì)。
ISP1581具有8條地址線，共有34個(gè)字節(jié)的寄存器，占用的地址空間為00H～84H，這些寄存器在有效的地址空間里為不連續(xù)分布。由于ISA的I/O地址空間提供給用戶使用的部分是有限的，為了提高系統(tǒng)的可擴(kuò)展性和I/O地址空間的使用效率，并提高了用戶可操作性，在譯碼時(shí)使用了地址映射。使用撥碼開關(guān)5-2對高位地址SA7～SA9進(jìn)行映射，并將ISP1581中寄存器地址進(jìn)行了映射和壓縮，將50H～84H映射到00H～4EH中未被使用的地址空間上。這樣就將ISP1581不連續(xù)的寄存器地址映射為ISAI\0空間中連續(xù)的地址空間，大大節(jié)省了I/O地址空間的使用。在ISA總線中使用了I/O地址空間，即10根地址線SA0～SA9，SA7～SA9作為高端地址段選擇線，SA6～SA4作為低端地址選擇線，SA0～SA7作為ISP1581的地址譯碼線。高端地址端選擇是通過硬件上的一個(gè)撥碼開關(guān)5-2實(shí)現(xiàn)的，將撥碼開關(guān)設(shè)為011時(shí)，使用的即為ISA I/O空間的0x300～0x3FF地址，低端地址選擇是通過邏輯門實(shí)現(xiàn)的，當(dāng)?shù)投说刂窞?x00～0x4F時(shí)，地址選通，將低端地址選擇與高端地址選擇結(jié)合起來，就將ISAI\0空間的0x300～0x34F定為ISP1581的尋址空間。
在對ISP1581進(jìn)行尋址時(shí)，由于ISP 1581共有59個(gè)字節(jié)的寄存器不連續(xù)的分布在00H-84H的地址范圍中，而ISA的I/O地址空間中可用的最大連續(xù)空間為71個(gè)字節(jié)，不能直接把ISP1581的寄存器地址一一對應(yīng)到ISA的低端I/O空間中。本模塊在譯碼電路中使用了浮動地址技術(shù)解決這個(gè)問題，將ISP1581的不連續(xù)分布的寄存器地址浮動到ISA總線的連續(xù)I/O地址空間中，如表2所示。
表2 ISP581到ISA的地址變換


將ISP1581的寄存器地址分為兩段，00H～4EH和50H～84H，其中在00H～4EH段，ISP1581實(shí)際占用的地址只有25個(gè)字節(jié)，還剩余15個(gè)字節(jié)；在50H～84H段，ISP1581用到的地址只有9個(gè)。因此可以將這9個(gè)寄存器通過譯碼技術(shù)轉(zhuǎn)化到00H～4EH段，并且使用ISA的I/O地址中的00H～4EH段，使得ISP1581的寄存器地址在ISA總線的I/O地址空間中實(shí)現(xiàn)了壓縮，為系統(tǒng)地址占用節(jié)省了空間。
權(quán)利要求
1.具有通用串行總線接口的零槽控制器，它包括零槽CPU電路(1)、零槽底板(2)，零槽CPU電路(1)連接在零槽底板(2)上的一號ISA總線插槽(2-1)上以實(shí)現(xiàn)與零槽底板(2)的信號往來，信號的往來遵循ISA總線協(xié)議，其特征在于它還包括ISA/USB控制信號轉(zhuǎn)換電路(5)和USB接口芯片(6)，ISA/USB控制信號轉(zhuǎn)換電路(5)的一個(gè)通信端連接在零槽底板(2)上的二號ISA總線插槽(2-2)上與零槽底板(2)實(shí)現(xiàn)雙向信號的往來，ISA/USB控制信號轉(zhuǎn)換電路(5)的另一通信端連接USB接口芯片(6)的一個(gè)通信端上以實(shí)現(xiàn)地址信號和控制信號的轉(zhuǎn)換，USB接口芯片(6)的另一個(gè)通信端口連接在二號ISA總線插槽(2-2)的又一端口上以實(shí)現(xiàn)數(shù)據(jù)信號的傳輸，USB接口芯片(6)的再一個(gè)端口連接在二號ISA總線插槽(2-2)的再一端上以實(shí)現(xiàn)中斷請求信號的傳輸，ISA/USB控制信號轉(zhuǎn)換電路(5)通過可編程邏輯器件EPLD實(shí)現(xiàn)。
2.根據(jù)權(quán)利要求1所述的具有通用串行總線接口的零槽控制器，其特征在于ISA/USB控制信號轉(zhuǎn)換電路(5)由可編程邏輯芯片(5-1)和撥碼開關(guān)(5-2)組成，撥碼開關(guān)(5-2)由八位電阻排(SWR)和八位開關(guān)(SW1)組成，八位電阻排(SWR)的腳1連電源(VCC)，八位電阻排(SWR)的腳2連接八位開關(guān)(SW1)的腳9和可編程邏輯芯片(5-1)的腳60，八位電阻排(SWR)的腳3連接八位開關(guān)(SW1)的腳10和可編程邏輯芯片(5-1)的腳58，八位電阻排(SWR)的腳4連接八位開關(guān)(SW1)的腳11和可編程邏輯芯片(5-1)的腳57，八位電阻排(SWR)的腳5連接八位開關(guān)(SW1)的腳12和可編程邏輯芯片(5-1)的腳56，八位電阻排(SWR)的腳6連接八位開關(guān)(SW1)的腳13和可編程邏輯芯片(5-1)的腳55，八位電阻排(SWR)的腳7連接八位開關(guān)(SW1)的腳14和可編程邏輯芯片(5-1)的腳54，八位電阻排(SWR)的腳8連接八位開關(guān)(SW1)的腳15和可編程邏輯芯片(5-1)的腳53，八位電阻排(SWR)的腳9連接八位開關(guān)(SW1)的腳16和可編程邏輯芯片(5-1)的腳52，八位開關(guān)(SW1)的腳1～腳8都接地；可編程邏輯芯片(5-1)的腳32、腳31、腳30、腳29、腳28、腳27、腳25和腳24分別連接USB接口芯片(6)的腳30、腳31、腳32、腳33、腳34、腳35、腳38和腳39以完成地址信號的傳遞，可編程邏輯芯片(5-1)的腳35和腳33分別連接USB接口芯片(6)的腳26和腳27以分別傳遞“讀”和“寫”的信號；ISA總線插槽4包括第一插槽(J1)、第二插槽(J2)和跳線插槽(J3)，第一插槽(J1)的腳B29接電源(VCC)、電阻(R5)的一端和電阻(R4)的一端，電阻(R5)的另一端連接第二插槽(J2)的腳D1，電阻(R4)的另一端連接第二插槽(J2)的腳D2，跳線插槽(J3)的腳2、腳4、腳6、腳8和腳10連接在一起并連接在USB接口芯片(6)的腳28上以接收中斷請求信號，跳線插槽(J3)的腳1、腳3和腳5分別連接第二插槽(J2)的腳D3、腳D4和腳D6，跳線插槽(J3)的腳7和腳9分別連接第一插槽(J1)的腳B21和腳B23，第一插槽(J1)的腳D0～腳D7分別連接USB接口芯片(6)的腳SD0～SD7以傳遞數(shù)據(jù)，第二插槽(J2)的腳SD8～SD15分別連接USB接口芯片(6)的腳SD8～SD15以傳遞數(shù)據(jù)，第一插槽(J1)的腳A0～A9連接可編程邏輯芯片(5-1)的腳A0～腳A9以傳遞地址信號。
全文摘要
本發(fā)明公開一種VXI總線測試系統(tǒng)中的零槽控制器。具有通用串行總線接口的零槽控制器，它由零槽CPU電路1、零槽底板2、ISA/USB控制信號轉(zhuǎn)換電路5和USB接口芯片6組成，1連接在2上的一號ISA總線插槽上以實(shí)現(xiàn)與2的信號往來，5的一個(gè)通信端連接在2上的二號ISA總線插槽2－2上，5的另一通信端連接6的一個(gè)通信端上，6的另一個(gè)通信端口連接在2－2的又一端口上以實(shí)現(xiàn)數(shù)據(jù)信號的傳輸，6的再一個(gè)端口連接在2－2的再一端上以實(shí)現(xiàn)中斷請求信號的傳輸，5通過可編程邏輯器件EPLD實(shí)現(xiàn)。本發(fā)明采用標(biāo)準(zhǔn)接口USB直接同VXI系統(tǒng)的零槽控制器連接，解決了零槽控制器與外置控制器之間接口的速度瓶頸問題。
文檔編號G06F13/38GK1687913SQ20051000996
公開日2005年10月26日 申請日期2005年4月30日 優(yōu)先權(quán)日2005年4月30日
發(fā)明者付平, 黃燦杰, 劉兆慶, 孟升衛(wèi) 申請人:哈爾濱工業(yè)大學(xué)