本技術(shù)涉及集成電路設(shè)計(jì)領(lǐng)域，更具體地說(shuō)，涉及一種具有高psr和瞬態(tài)響應(yīng)增強(qiáng)的ldo電路。

背景技術(shù)：

1、低壓差線性穩(wěn)壓器(low?dropout?regulator，ldo)在數(shù)?；旌霞呻娐吩O(shè)計(jì)中扮演著至關(guān)重要的角色。由于數(shù)字電路在進(jìn)行快速開(kāi)關(guān)操作時(shí)不可避免地會(huì)在電源線上產(chǎn)生電壓波紋，這些噪聲紋波對(duì)模擬電路的精確度和穩(wěn)定性構(gòu)成了潛在威脅。因此，具有高電源抑制比(power?supply?rejection?ratio，psr)的ldo對(duì)于維持電壓的穩(wěn)定性至關(guān)重要。

2、為了提高ldo穩(wěn)壓器的電源抑制比和負(fù)載瞬態(tài)響應(yīng)能力，傳統(tǒng)的ldo大多使用大型的片外電容，這無(wú)疑將會(huì)影響系統(tǒng)的尺寸并且增加成本。因此，為消除對(duì)笨重的片外電容的需求，無(wú)片外電容ldo的設(shè)計(jì)變得越來(lái)越重要。

3、現(xiàn)有的無(wú)片外電容ldo由于輸出端缺少了片外負(fù)載電容，當(dāng)負(fù)載電流出現(xiàn)階躍變化時(shí)輸出電壓的欠沖和過(guò)沖會(huì)難以快速抑制，所以需要增強(qiáng)瞬態(tài)響應(yīng)性能來(lái)抑制電壓欠沖和過(guò)沖。

4、因此，在無(wú)片外電容的ldo設(shè)計(jì)中，同時(shí)實(shí)現(xiàn)低功耗、高電源抑制比和高瞬態(tài)響應(yīng)速度是一個(gè)極具挑戰(zhàn)性的任務(wù)。

技術(shù)實(shí)現(xiàn)思路

1、本技術(shù)的內(nèi)容部分用于以簡(jiǎn)要的形式介紹構(gòu)思，這些構(gòu)思將在后面的具體實(shí)施方式部分被詳細(xì)描述。本技術(shù)的內(nèi)容部分并不旨在標(biāo)識(shí)要求保護(hù)的技術(shù)方案的關(guān)鍵特征或必要特征，也不旨在用于限制所要求的保護(hù)的技術(shù)方案的范圍。

2、本技術(shù)提出了一種具有高psr和瞬態(tài)響應(yīng)增強(qiáng)的ldo電路，以解決對(duì)電源抑制比的提高需求以及在輸出端出現(xiàn)過(guò)沖電壓或欠沖電壓時(shí)的快速抑制的問(wèn)題。本技術(shù)采用了以下技術(shù)方案：

3、一種具有高psr和瞬態(tài)響應(yīng)增強(qiáng)的ldo電路，包括ldo基本電路、偏置電路、前饋電源紋波消除通路、過(guò)沖抑制通路和欠沖抑制通路，其中所述偏置電路和所述ldo基本電路與所述前饋電源紋波消除通路、所述過(guò)沖抑制通路和所述欠沖抑制通路連接，其中所述偏置電路包括第一電阻r1、第二電阻r2、第一pmos管mp1、第二pmos管mp2、第一nmos管mn1、第二nmos管mn2；所述ldo基本電路包括誤差放大器ea、功率管mp、第一反饋電阻rf1和第二反饋電阻rf2；所述前饋電源紋波消除通路包括第一耦合電容c1、第三電阻r3、第四pmos管mp4、第五pmos管mp5、第六pmos管mp6、第四nmos管mn4和第五nmos管mn5，其中

4、所述第一電阻r1的第一端連接至所述第二nmos管mn2的柵極和漏極以及所述第二pmos管mp2的漏極，所述第一電阻r1的第二端連接至所述前饋電源紋波消除通路、所述過(guò)沖抑制通路和所述欠沖抑制通路；所述第二電阻r2的第一端連接至所述第一pmos管mp1的柵極和漏極、所述第二pmos管mp2的柵極以及所述第一nmos管mn1的漏極，所述第二電阻r2的第二端連接至所述第一電阻r1的所述第二端；所述第一nmos管mn1的柵極外接偏置電壓vb，所述第一nmos管mn1的源極連接至地電位gnd；所述第二nmos管mn2的源極連接至地電位gnd；所述第一pmos管mp1的源極連接至電源電壓vdd；所述第二pmos管mp2的源極連接至電源電壓vdd；

5、所述誤差放大器ea的同相輸入端外接帶隙電壓信號(hào)vbg，所述誤差放大器ea的反相輸入端連接至所述第一反饋電阻rf1的第二端和所述第二反饋電阻rf2的第一端，所述誤差放大器ea的輸出端連接至所述前饋電源紋波消除通路；所述功率管mp的源極連接至電源電壓vdd，所述功率管mp的漏極連接至所述第一反饋電阻rf1的第一端，所述功率管mp的柵極連接至所述前饋電源紋波消除通路、所述過(guò)沖抑制通路和所述欠沖抑制通路；所述第二反饋電阻rf2的第二端連接至地電位gnd；

6、所述第一耦合電容c1的第一端連接至電源電壓vdd，所述第一耦合電容c1的第二端連接至所述第三電阻r3的第一端和所述第四nmos管mn4的柵極；所述第三電阻r3的第二端連接至所述第四nmos管mn4的漏極、所述第五nmos管mn5的柵極和所述第四pmos管mp4的漏極；所述第四pmos管mp4的源極連接至電源電壓vdd，所述第四pmos管mp4的柵極連接至所述第一電阻r1的所述第二端和所述第二電阻r2的所述第二端；所述第五pmos管mp5的源極連接至電源電壓vdd，所述第五pmos管mp5的漏極連接至所述功率管mp的柵極，所述第五pmos管mp5的柵極連接至所述誤差放大器ea的輸出端；所述第六pmos管mp6的源極連接至電源電壓vdd，所述第六pmos管mp6的漏極連接至所述功率管mp的柵極；所述第四nmos管mn4的源極連接至地電位gnd；所述第五nmos管mn5的源極連接至地電位gnd，所述第五nmos管mn5的漏極連接至所述功率管mp的柵極。

7、進(jìn)一步地，所述過(guò)沖抑制通路包括：第二耦合電容c2、第三nmos管mn3、第三pmos管mp3和所述前饋電源紋波消除通路中的所述第六pmos管mp6，其中所述第二耦合電容c2的第一端連接至所述功率管mp的漏極以形成輸出電壓節(jié)點(diǎn)vout，所述第二耦合電容c2的第二端連接至所述第一電阻r1的所述第二端、所述第二電阻r2的所述第二端和所述第三nmos管mn3的柵極；所述第三nmos管mn3的源極連接至地電位gnd，所述第三nmos管mn3的漏極連接至所述第三pmos管mp3的柵極和漏極以及第六pmos管mp6的柵極；所述第三pmos管mp3的源極連接至電源電壓vdd；所述第六pmos管mp6的源極連接至電源電壓vdd，所述第六pmos管mp6的漏極連接至所述功率管mp的柵極。

8、進(jìn)一步地，所述偏置電路將所述過(guò)沖抑制通路中的所述第三nmos管mn3偏置在亞閾值區(qū)，使得在發(fā)生電壓欠沖時(shí)，所述第三nmos管mn3進(jìn)入截止區(qū)。

9、進(jìn)一步地，所述欠沖抑制通路包括第二耦合電容c2、第四pmos管mp4、第四nmos管mn4和第五nmos管mn5，其中所述第二耦合電容c2的第一端連接至所述功率管mp的漏極以形成輸出電壓節(jié)點(diǎn)vout，所述第二耦合電容c2的第二端連接至所述第一電阻r1的所述第二端、所述第二電阻r2的所述第二端和所述第四pmos管mp4的柵極；所述第四pmos管mp4的漏極連接至所述第四nmos管mn4的漏極，所述第四pmos管mp4的源極連接至電源電壓vdd；所述第四nmos管mn4的源極連接至地電位gnd；所述第五nmos管mn5的柵極連接至所述第四nmos管mn4的漏極，所述第五nmos管mn5的源極連接至地電位gnd，所述第五nmos管mn5的漏極連接至所述功率管mp的柵極。

10、進(jìn)一步地，所述偏置電路將所述欠沖抑制通路中的所述第四pmos管mp4偏置在亞閾值區(qū)，使得在發(fā)生電壓過(guò)沖時(shí)，所述第四pmos管mp4進(jìn)入截止區(qū)。

11、進(jìn)一步地，在所述欠沖抑制通路與所述前饋電源紋波消除通路之間對(duì)所述第四pmos管mp4、所述第四nmos管mn4和所述第五nmos管mn5進(jìn)行電路復(fù)用。

12、本技術(shù)的有益效果在于：

13、1、根據(jù)本技術(shù)的前饋電源紋波消除通路，可以基于ldo基本電路中的功率管尺寸對(duì)前饋電源紋波消除通路中的各個(gè)器件進(jìn)行設(shè)置來(lái)抵消電源紋波，從而提高ldo電路的psr。

14、2、根據(jù)本技術(shù)的前饋電源紋波消除通路和欠沖抑制通路相結(jié)合以實(shí)現(xiàn)電路復(fù)用，從而降低了ldo電路的靜態(tài)功耗。

15、3、根據(jù)本技術(shù)的過(guò)沖抑制通路和欠沖抑制通路通過(guò)反饋的方式增加了輸出節(jié)點(diǎn)的轉(zhuǎn)換速率，從而增強(qiáng)了ldo電路對(duì)大負(fù)載變化的瞬態(tài)響應(yīng)，減小了輸出端的過(guò)沖電壓和欠沖電壓。