本發(fā)明屬于信號(hào)采集處理技術(shù)領(lǐng)域,特別涉及一種用于矢量脫靶量設(shè)備的八通道中頻數(shù)據(jù)采集系統(tǒng)。
背景技術(shù):
隨著電子技術(shù)的發(fā)展,信號(hào)采集及處理技術(shù)應(yīng)用越來越廣泛,相關(guān)的數(shù)字信號(hào)處理平臺(tái)也顯得愈發(fā)重要。信號(hào)采集及處理平臺(tái)可以很方便的實(shí)現(xiàn)接收信號(hào)的數(shù)字化,同時(shí)基于FPGA,DSP等高速處理內(nèi)核可以很方便的實(shí)現(xiàn)信號(hào)的測(cè)量。目前市場(chǎng)上相關(guān)的產(chǎn)品多種多樣,定位各不相同。一些平臺(tái)存在功能單一,帶寬過窄,通道過少,通道間的同步性差,處理能力較弱或者價(jià)格過于昂貴,不便嵌入到系統(tǒng)中使用??偠灾惹行枰环N多通道同步數(shù)據(jù)采集系統(tǒng)。
技術(shù)實(shí)現(xiàn)要素:
發(fā)明目的:本發(fā)明提供一種用于矢量脫靶量設(shè)備的八通道中頻數(shù)據(jù)采集系統(tǒng),以解決現(xiàn)有技術(shù)中功能單一,帶寬過窄,通道過少,通道間的同步性差,處理能力較弱或者價(jià)格過于昂貴,不便嵌入到系統(tǒng)中使用的問題。
技術(shù)方案:為實(shí)現(xiàn)上述目的,本發(fā)明采用的技術(shù)方案為:
一種用于矢量脫靶量設(shè)備的八通道中頻數(shù)據(jù)采集系統(tǒng),包括FPGA信號(hào)處理模塊,8塊A/D轉(zhuǎn)換器模塊、大容量動(dòng)態(tài)存儲(chǔ)模塊和CPI橋模塊;8塊A/D轉(zhuǎn)換器模塊分別發(fā)送信號(hào)至FPGA信號(hào)處理模塊,F(xiàn)PGA信號(hào)處理模塊將處理后的信號(hào)發(fā)送到大容量動(dòng)態(tài)存儲(chǔ)模塊,F(xiàn)PGA信號(hào)處理模塊還還通過CPI總線將處理后的信號(hào)發(fā)送至CPI橋模塊。
進(jìn)一步,所述CPI橋模塊還通過CPI總線和外部系統(tǒng)主機(jī)進(jìn)行通信,所述CPI橋模塊用于負(fù)責(zé)八通道中頻數(shù)據(jù)采集系統(tǒng)與主機(jī)的通信和數(shù)據(jù)交換。
進(jìn)一步,還包括時(shí)鐘管理模塊,所述時(shí)鐘管理模塊分別連接8塊A/D轉(zhuǎn)換器模塊,將時(shí)鐘信號(hào)發(fā)送至8塊A/D轉(zhuǎn)換器模塊中;所述時(shí)鐘管理模塊用于為8路A/D轉(zhuǎn)換器模塊提供完全同步的8路時(shí)鐘信號(hào)。
進(jìn)一步,所述時(shí)鐘管理模塊上有參考時(shí)鐘輸入接口。所述8塊A/D轉(zhuǎn)換器模塊均設(shè)有采集信號(hào)接口和時(shí)鐘信號(hào)接口。
進(jìn)一步,所述大容量動(dòng)態(tài)存儲(chǔ)模塊為四片1Gb 存儲(chǔ)的DDR3,用于臨時(shí)存儲(chǔ)處理后的數(shù)據(jù)片段。
有益效果:與現(xiàn)有技術(shù)相比,本發(fā)明具有以下優(yōu)點(diǎn):
1、系統(tǒng)以6U的cPCI板卡為構(gòu)架,進(jìn)行模塊化設(shè)計(jì),實(shí)現(xiàn)八通道同步采集,并進(jìn)行數(shù)字信號(hào)處理;
2、統(tǒng)包含八路高速ADC,以高速FPGA為信號(hào)處理單元,實(shí)現(xiàn)多路中頻信號(hào)的數(shù)字化,同時(shí)高性能的FPGA為數(shù)字信號(hào)處理提供很大的方便;
3、整個(gè)系統(tǒng)采用標(biāo)準(zhǔn)模塊化設(shè)計(jì),通用性較強(qiáng),即插即用,同時(shí)具有14bit@400MSPS高速采樣、豐富的DSP資源、強(qiáng)大的信號(hào)處理能力,良好的溫度性能,可以方便的應(yīng)用在相關(guān)的采集及偵測(cè)設(shè)備中。
附圖說明
圖1是本發(fā)明的信號(hào)處理平臺(tái)模塊的框架示意圖;
圖2是本發(fā)明的具體芯片型號(hào)示意圖;
圖3是本發(fā)明的供電結(jié)構(gòu)框圖;
圖4是本發(fā)明的系統(tǒng)外框示意圖。
具體實(shí)施方式
一種用于矢量脫靶量設(shè)備的八通道中頻數(shù)據(jù)采集系統(tǒng),包括FPGA信號(hào)處理模塊,8塊A/D轉(zhuǎn)換器模塊、大容量動(dòng)態(tài)存儲(chǔ)模塊和CPI橋模塊;8塊A/D轉(zhuǎn)換器模塊分別發(fā)送信號(hào)至FPGA信號(hào)處理模塊,F(xiàn)PGA信號(hào)處理模塊將處理后的信號(hào)發(fā)送到大容量動(dòng)態(tài)存儲(chǔ)模塊,F(xiàn)PGA信號(hào)處理模塊還還通過CPI總線將處理后的信號(hào)發(fā)送至CPI橋模塊。
前述CPI橋模塊還通過CPI總線和外部系統(tǒng)主機(jī)進(jìn)行通信,所述CPI橋模塊用于負(fù)責(zé)八通道中頻數(shù)據(jù)采集系統(tǒng)與主機(jī)的通信和數(shù)據(jù)交換。
前述的一種用于矢量脫靶量設(shè)備的八通道中頻數(shù)據(jù)采集系統(tǒng),還包括時(shí)鐘管理模塊,所述時(shí)鐘管理模塊分別連接8塊A/D轉(zhuǎn)換器模塊,將時(shí)鐘信號(hào)發(fā)送至8塊A/D轉(zhuǎn)換器模塊中;所述時(shí)鐘管理模塊用于為8路A/D轉(zhuǎn)換器模塊提供完全同步的8路時(shí)鐘信號(hào)。
前述時(shí)鐘管理模塊上有參考時(shí)鐘輸入接口。
前述8塊A/D轉(zhuǎn)換器模塊均設(shè)有采集信號(hào)接口和時(shí)鐘信號(hào)接口。
前述大容量動(dòng)態(tài)存儲(chǔ)模塊為四片1Gb 存儲(chǔ)的DDR3,用于臨時(shí)存儲(chǔ)處理后的數(shù)據(jù)片段。
下面結(jié)合實(shí)施例對(duì)本發(fā)明作更進(jìn)一步的說明。
如圖1所示,一種八通道中頻數(shù)據(jù)采集系統(tǒng),系統(tǒng)以6U的cPCI板卡為構(gòu)架,進(jìn)行模塊化設(shè)計(jì),實(shí)現(xiàn)八通道同步采集,并進(jìn)行數(shù)字信號(hào)處理;系統(tǒng)包含八路高速ADC,以高速FPGA為信號(hào)處理單元,實(shí)現(xiàn)多路中頻信號(hào)的數(shù)字化,同時(shí)高性能的FPGA為數(shù)字信號(hào)處理提供很大的方便;整個(gè)系統(tǒng)采用標(biāo)準(zhǔn)模塊化設(shè)計(jì),通用性較強(qiáng),即插即用,同時(shí)具有14bit@400MSPS高速采樣、豐富的DSP資源、強(qiáng)大的信號(hào)處理能力,良好的溫度性能,可以方便的應(yīng)用在相關(guān)的采集及偵測(cè)設(shè)備中。
8塊A/D轉(zhuǎn)換器模塊實(shí)現(xiàn)八通道高速數(shù)據(jù)采集,采樣率為400MSPS,具體的信號(hào)為:ADS5474。一塊FPGA采用了XILINX公司VIRTEX6系列的XC6VSX315T,為后續(xù)的數(shù)字信號(hào)處理提供強(qiáng)大的處理能力。大容量動(dòng)態(tài)存儲(chǔ)器采用了四片1Gb DDR3,型號(hào)為MT41J64M16JT-15E,可以臨時(shí)存儲(chǔ)采集的數(shù)據(jù)片段。PCI橋芯片構(gòu)成cPCI接口用于采樣數(shù)據(jù)與上位機(jī)的傳輸以及相關(guān)控制信號(hào)的產(chǎn)生。為了實(shí)現(xiàn)8路A/D轉(zhuǎn)換器的同步采樣,采用一塊時(shí)鐘管理模塊,核心器件為AD9520,為8路A/D轉(zhuǎn)換器提供完全同步的8路時(shí)鐘信號(hào)。
該八通道中頻數(shù)據(jù)采集系統(tǒng)采用6U的cPCI板卡作為架構(gòu),具有即插即用、高采樣率、強(qiáng)大的DSP處理能力,八通道同步采集等特點(diǎn),可以分為信號(hào)采集部分、數(shù)子信號(hào)處理部分以及數(shù)字信號(hào)上傳三大部分。
由八通道高速A/D轉(zhuǎn)換芯片輸出的數(shù)字信號(hào)送入FPGA進(jìn)行處理,同時(shí)通過1片PCI橋芯片構(gòu)成cPCI接口,與系統(tǒng)主機(jī)進(jìn)行通信和數(shù)據(jù)交換。
高速FPGA提供高性能的DSP核,相關(guān)的信號(hào)參數(shù)可以實(shí)時(shí)送到主控計(jì)算機(jī)上顯示出來。根據(jù)要求,我們以6U的cPCI板卡為結(jié)構(gòu)形式,進(jìn)行模塊化的設(shè)計(jì)。
圖2是八通道中頻數(shù)據(jù)采集系統(tǒng)芯片具體型號(hào)示意圖,F(xiàn)PGA采用了XILINX公司VIRTEX6系列的XC6VSX315T,8路高速A/D轉(zhuǎn)換器采用信號(hào)為ADS5474,最高采樣率為400MSPS。FPGA外掛四片大容量動(dòng)態(tài)存儲(chǔ)器MT41J64M16JT-15E,可以實(shí)現(xiàn)數(shù)字信號(hào)的存儲(chǔ)。FPGA通過一片PCI橋芯片PCI9056與cPCI接口相連,采集的信號(hào)可以通過PCI總線實(shí)現(xiàn)上傳,同時(shí),采集板卡的相關(guān)控制參數(shù)也通過PCI總線下發(fā)。
采集板卡的電源分配可以分為模擬電源和數(shù)字電源兩部分,數(shù)字地和模擬地用0Ω電阻單點(diǎn)相連。cPCI的背板可以提供數(shù)字電源D+3.3V、D+5V、D+12V、A-12V和接地引腳。D+12V電源插針只有一根,可為板卡提供500mA的電流。模擬電平部分由D+12V經(jīng)過電感SPM6530及電容濾波然后經(jīng)過DC/DC芯片輸出模擬電源A+5V。FPGA以及ADC,DDR3等需要數(shù)字電源電平D+2.5V、D+1.0V、D+1.5V、D+1.8V、D+3.3V根據(jù)評(píng)估的各種電壓功耗,由多種開關(guān)電源和線性電源提供。具體的供電結(jié)構(gòu)框圖如附圖3所示。
圖4是整個(gè)八通道中頻數(shù)據(jù)采集系統(tǒng)的外框示意圖,該系統(tǒng)為6U的標(biāo)準(zhǔn)cPCI板卡,即插即用,插入機(jī)箱連接主控計(jì)算機(jī)則構(gòu)成一個(gè)完整的多通道信號(hào)采集系統(tǒng),由于八通道中頻數(shù)據(jù)采集系統(tǒng)可以同時(shí)采集八通道信號(hào),并且可以保持八路相位同步,每一路采樣率為0MSPS-400MSPS,可以根據(jù)具體需要改變相應(yīng)的微波變頻模塊,從而可以廣泛的應(yīng)用在多路信號(hào)采集中。
以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式,應(yīng)當(dāng)指出:對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來說,在不脫離本發(fā)明原理的前提下,還可以做出若干改進(jìn)和潤(rùn)飾,這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。