智能勵(lì)磁控制器的制造方法
【技術(shù)領(lǐng)域】
[0001 ]本實(shí)用新型涉及智能勵(lì)磁控制器。
【背景技術(shù)】
[0002]向同步發(fā)電機(jī)的轉(zhuǎn)子勵(lì)磁繞組供給勵(lì)磁電流的整套裝置叫做勵(lì)磁系統(tǒng)。勵(lì)磁系統(tǒng)是同步發(fā)電機(jī)的重要組成部分，它的可靠性對(duì)于發(fā)電機(jī)的安全運(yùn)行和電網(wǎng)的穩(wěn)定有很大影響。發(fā)電機(jī)事故統(tǒng)計(jì)表明發(fā)電機(jī)事故中約1/3為勵(lì)磁系統(tǒng)事故，這不但影響發(fā)電機(jī)組的正常運(yùn)行而且也影響了電力系統(tǒng)的穩(wěn)定，因此必須要提高勵(lì)磁系統(tǒng)的可靠性，而根據(jù)實(shí)際情況選擇正確的勵(lì)磁方式是保證勵(lì)磁系統(tǒng)可靠性的前提和關(guān)鍵。
[0003]勵(lì)磁控制方式經(jīng)過(guò)長(zhǎng)期的演繹。20世紀(jì)50年代初期，自動(dòng)電壓調(diào)節(jié)器主要功能是維持發(fā)電機(jī)電壓的給定值。當(dāng)時(shí)應(yīng)用的電壓調(diào)節(jié)器多為機(jī)械型的，后期又發(fā)展成了電子型或者電磁型。
[0004]目前，柴油發(fā)電機(jī)組的應(yīng)用領(lǐng)域日益擴(kuò)大，與其組成的控制系統(tǒng)的自動(dòng)化程度也日益提高，運(yùn)行以及使用條件更加復(fù)雜。智能勵(lì)磁控制器的核心處理器面臨著更加復(fù)雜的環(huán)境，核心處理器的可靠性要求越來(lái)越高。
【實(shí)用新型內(nèi)容】
[0005]為了解決上述技術(shù)問(wèn)題，本實(shí)用新型一方面提供了一種新型智能勵(lì)磁控制器，所述智能勵(lì)磁控制器包括模擬量輸入單元、信號(hào)控制輸入單元；
[0006]與模擬輸入單元電連接的第一處理器；
[0007]與第一處理器電連接的PMW斬波單元；
[0008]與第一處理器電連接的第一儲(chǔ)存器；
[0009]與信號(hào)控制輸入單元電連接的第二處理器；
[0010]與第二處理器電連接的信號(hào)控制輸出單元；
[0011 ]與第二處理器電連接的第二存儲(chǔ)器；
[0012I與模擬輸入單元電連接的AD轉(zhuǎn)換單元；
[0013]與AD轉(zhuǎn)換單元電連接的第三處理器；
[0014]所述第三處理器與所述第一處理器通過(guò)I2C和雙口 RAM通信，第二處理器與第一處理器通過(guò)I2C和雙口 RAM通信。
[0015]所述第一處理器為微處理器。
[0016]第二處理器為微處理器或數(shù)字信號(hào)處理器。
[0017]第三處理器為數(shù)字信號(hào)處理器。
[0018]第一儲(chǔ)存器為SDRAM、FlashROM、EEPROM中的一種。
[0019]第二儲(chǔ)存器為SDRAM、FlashROM、EEPROM中的一種。
[0020]第二處理器用于完成發(fā)電機(jī)組的保護(hù)、自檢、報(bào)警信號(hào)的采集與運(yùn)算，第一處理器用于讀取第三處理器的信號(hào)和頻率的測(cè)量，控制PWM斬波單元。第三處理器則采集電壓和電流信息，運(yùn)算數(shù)據(jù)提供給第一處理器作為PWM斬波單元的控制參數(shù)。
[0021]本實(shí)用新型采用三核架構(gòu)，將發(fā)電機(jī)組的保護(hù)、自檢、報(bào)警、頻率測(cè)量、pmi控制采用2個(gè)處理器分別處理，使用數(shù)字信號(hào)處理器完成采樣、數(shù)字濾波、控制算法運(yùn)算、智能算法、參數(shù)計(jì)算等信號(hào)處理相關(guān)的運(yùn)算，系統(tǒng)功能強(qiáng)大，可實(shí)現(xiàn)復(fù)雜的算法，系統(tǒng)穩(wěn)定性更好。
[0022]參考以下詳細(xì)說(shuō)明更易于理解本申請(qǐng)的上述以及其他特征、方面和優(yōu)點(diǎn)。
【附圖說(shuō)明】

[0023]圖1為智能勵(lì)磁控制器的結(jié)構(gòu)框圖。
[0024]其中，附圖標(biāo)記如下所示:
[0025]模擬量輸入單元I
[0026]信號(hào)控制輸入單元2
[0027]第一處理器3
[0028]PMW斬波單元4
[0029]第一儲(chǔ)存器5
[0030]第二處理器6
[0031]信號(hào)控制輸出單元7
[0032]第二存儲(chǔ)器8
[0033]AD轉(zhuǎn)換單元9
[0034]第三處理器10。
【具體實(shí)施方式】
[0035]為使本實(shí)用新型實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本實(shí)用新型實(shí)施例的附圖，對(duì)本實(shí)用新型實(shí)施例的技術(shù)方案進(jìn)行清楚、完整地描述。顯然，所描述的實(shí)施例是本實(shí)用新型的一部分實(shí)施例，而不是全部的實(shí)施例。基于所描述的本實(shí)用新型的實(shí)施例，本領(lǐng)域普通技術(shù)人員在無(wú)需創(chuàng)造性勞動(dòng)的前提下所獲得的所有其它實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。
[0036]除非另作定義，此處使用的技術(shù)術(shù)語(yǔ)或者科學(xué)術(shù)語(yǔ)應(yīng)當(dāng)為本實(shí)用新型所屬領(lǐng)域內(nèi)具有一般技能的人士所理解的通常意義。本實(shí)用新型專(zhuān)利申請(qǐng)說(shuō)明書(shū)以及權(quán)利要求書(shū)中使用的“第一”、“第二”以及類(lèi)似的詞語(yǔ)并不表示任何順序、數(shù)量或者重要性，而只是用來(lái)區(qū)分不同的組成部分。同樣，“一個(gè)”或者“一”等類(lèi)似詞語(yǔ)也不表示數(shù)量限制，而是表示存在至少一個(gè)。
[0037]本實(shí)用新型的儲(chǔ)存器可以選擇市面上的任意一種儲(chǔ)存器，例如一種是作為暫存數(shù)據(jù)用的易失性存儲(chǔ)器RAM，這里用到的是SDRAM;第二種只作為存儲(chǔ)大容量數(shù)據(jù)的非易失性存儲(chǔ)器Flash ROM，主要用來(lái)存儲(chǔ)算法參數(shù)、保存系統(tǒng)運(yùn)行過(guò)程的記錄參數(shù);第三種是用于保存用戶(hù)設(shè)定數(shù)據(jù)和系統(tǒng)配置參數(shù)的非易失性存儲(chǔ)器EEPROM，這種存儲(chǔ)器容量不太大，數(shù)據(jù)經(jīng)常需要變更。
[0038]本實(shí)用新型的信號(hào)控制輸出單元用于直接控制信號(hào)輸出，可以直接控制發(fā)動(dòng)機(jī)的起/停、電氣系統(tǒng)的起/停、保護(hù)系統(tǒng)的動(dòng)作。
[0039]本實(shí)用新型的開(kāi)關(guān)量輸出需要驅(qū)動(dòng)工作電壓為DC24V的JZC-22F型直流繼電器，設(shè)計(jì)光電隔離和驅(qū)動(dòng)電路。隔離光偶采用TLP521，繼電器驅(qū)動(dòng)器采用ULN2804A，輸出電壓可達(dá)50V，驅(qū)動(dòng)電流可達(dá)500mA，且集成有續(xù)流二極管。
[0040]TMS320F2812是美國(guó)德州儀器公司TI新研制的數(shù)字信號(hào)處理器，面向自動(dòng)控制、工業(yè)自動(dòng)化、最優(yōu)網(wǎng)絡(luò)的第一款有片內(nèi)FLASH，工作頻率達(dá)到150M的32位DSP。TMS320F2812最高主頻150MHz，保證了處理信號(hào)的快速性和實(shí)時(shí)性，高速的信號(hào)可以提供實(shí)時(shí)的位置信息，保證控制信號(hào)響應(yīng)的快速性。和許多其它種類(lèi)DSP—樣，TMS320F2812采用經(jīng)典的哈佛總線(xiàn)結(jié)構(gòu)，利用多總線(xiàn)在存儲(chǔ)器、外圍模塊和CPU之間轉(zhuǎn)移數(shù)據(jù)。程序讀總線(xiàn)有22根地址線(xiàn)和32根數(shù)據(jù)線(xiàn)，數(shù)據(jù)讀寫(xiě)數(shù)據(jù)線(xiàn)都是32位，這種多總線(xiàn)結(jié)構(gòu)使得它可以在一個(gè)周期內(nèi)并行完成取指令、讀數(shù)據(jù)和寫(xiě)數(shù)據(jù)，同時(shí)它也采用了指令流水線(xiàn)技術(shù)，使得信號(hào)的處理速度明顯提高。單個(gè)的TMS320F2812芯片有18K RAM，128K FLASH，16通道的PffM,16通道12位ADC，3個(gè)定時(shí)器，通訊接口有CAN，McBSP，SPI，2個(gè)SCI，充分保證了通訊的方便。
[0041]第二處理器用于完成發(fā)電機(jī)組的保護(hù)、自檢、報(bào)警信號(hào)的測(cè)量與控制，第一處理器用于完成發(fā)電機(jī)組的頻率測(cè)量、PWM控制參數(shù)的控制。第三處理器的運(yùn)算數(shù)據(jù)提供給第一處理器作為PWM的控制參數(shù)。
[0042]實(shí)施例1
[0043]智能勵(lì)磁控制器，所述智能勵(lì)磁控制器包括模擬量輸入單元、信號(hào)控制輸入單元；與模擬輸入單元電連接的第一處理器;與第一處理器電連接的PMff斬波單元;與第一處理器電連接的第一儲(chǔ)存器;與信號(hào)控制輸入單元電連接的第二處理器;與第二處理器電連接的信號(hào)控制輸出單元;與第二處理器電連接的第二存儲(chǔ)器;與模擬輸入單元電連接的AD轉(zhuǎn)換單元;與AD轉(zhuǎn)換單元電連接的第三處理器;所述第三處理器與所述第一處理器通過(guò)I2C和雙口 RAM通信，第二處理器與第一處理器通過(guò)I2C和雙口 RAM通信。第一處理器和第二處理器均采用微處理器為ADI公司的軍工級(jí)具有8052核心和12bit高性能AD的模擬微處理器ADuC831。第三處理器采用TI公司的具有多路片內(nèi)ADC的32位定點(diǎn)DSP處理器TMS320F2812，可完成采樣、數(shù)字濾波、控制算法運(yùn)算、智能算法、參數(shù)計(jì)算、負(fù)責(zé)各個(gè)電量參數(shù)的檢測(cè)并作AD轉(zhuǎn)換。第一儲(chǔ)存器為EEPROM，第二儲(chǔ)存器為Flash ROM。
[0044]實(shí)施例2
[0045]智能勵(lì)磁控制器，所述智能勵(lì)磁控制器包括模擬量輸入單元、信號(hào)控制輸入單元；與模擬輸入單元電連接的第一處理器;與第一處理器電連接的PMff斬波單元;與第一處理器電連接的第一儲(chǔ)存器;與信號(hào)控制輸入單元電連接的第二處理器;與第二處理器電連接的信號(hào)控制輸出單元;與第二處理器電連接的第二存儲(chǔ)器;與模擬輸入單元電連接的AD轉(zhuǎn)換單元;與AD轉(zhuǎn)換單元電連接的第三處理器;所述第三處理器與所述第一處理器通過(guò)I2C和雙口 RAM通信，第二處理器與第一處理器通過(guò)I2C和雙口 RAM通信。第一處理器采用微處理器為ADI公司的軍工級(jí)具有8052核心和12bit高性能AD的模擬微處理器ADuC831。第二處理器和第三處理器采用TI公司的具有多路片內(nèi)ADC的32位定點(diǎn)DSP處理器TMS320F2812，可完成采樣、數(shù)字濾波、控制算法運(yùn)算、智能算法、參數(shù)計(jì)算、負(fù)責(zé)各個(gè)電量參數(shù)的檢測(cè)并作AD轉(zhuǎn)換。第一儲(chǔ)存器為Flash ROM，第二儲(chǔ)存器為EEPROM。
[0046]實(shí)施例3
[0047]智能勵(lì)磁控制器，所述智能勵(lì)磁控制器包括模擬量輸入單元、信號(hào)控制輸入單元；與模擬輸入單元電連接的第一處理器;與第一處理器電連接的PMff斬波單元;與第一處理器電連接的第一儲(chǔ)存器;與信號(hào)控制輸入單元電連接的第二處理器;與第二處理器電連接的信號(hào)控制輸出單元;與第二處理器電連接的第二存儲(chǔ)器;與模擬輸入單元電連接的AD轉(zhuǎn)換單元;與AD轉(zhuǎn)換單元電連接的第三處理器;所述第三處理器與所述第一處理器通過(guò)I2C和雙口 RAM通信，第二處理器與第一處理器通過(guò)I2C和雙口 RAM通信。第一處理器采用微處理器為ADI公司的軍工級(jí)具有8052核心和12bit高性能AD的模擬微處理器ADuC831。第二處理器和第三處理器采用TI公司的具有多路片內(nèi)ADC的32位定點(diǎn)DSP處理器TMS320F2812，可完成采樣、數(shù)字濾波、控制算法運(yùn)算、智能算法、參數(shù)計(jì)算、負(fù)責(zé)各個(gè)電量參數(shù)的檢測(cè)并作AD轉(zhuǎn)換。第一儲(chǔ)存器為SDRAM，第二儲(chǔ)存器為Flash ROM。
[0048]以上所述，僅為本實(shí)用新型的較佳實(shí)施例而已，并非用于限定本實(shí)用新型的保護(hù)范圍。凡是根據(jù)本【實(shí)用新型內(nèi)容】所做的均等變化與修飾，均涵蓋在本實(shí)用新型的專(zhuān)利范圍內(nèi)。
【主權(quán)項(xiàng)】
1.智能勵(lì)磁控制器，所述智能勵(lì)磁控制器包括模擬量輸入單元、信號(hào)控制輸入單元； 與模擬輸入單元電連接的第一處理器； 與第一處理器電連接的PMff斬波單元； 與第一處理器電連接的第一儲(chǔ)存器； 與信號(hào)控制輸入單元電連接的第二處理器； 與第二處理器電連接的信號(hào)控制輸出單元； 與第二處理器電連接的第二存儲(chǔ)器； 與模擬輸入單元電連接的AD轉(zhuǎn)換單元； 與AD轉(zhuǎn)換單元電連接的第三處理器； 所述第三處理器與所述第一處理器通過(guò)I2C和雙口 RAM通信，第二處理器與第一處理器通過(guò)I2C和雙口 RAM通信。2.根據(jù)權(quán)利要求1所述的智能勵(lì)磁控制器，其特征在于，所述第一處理器為微處理器。3.根據(jù)權(quán)利要求1所述的智能勵(lì)磁控制器，其特征在于，第二處理器為微處理器或數(shù)字信號(hào)處理器。4.根據(jù)權(quán)利要求1所述的智能勵(lì)磁控制器，其特征在于，第三處理器為數(shù)字信號(hào)處理器。5.根據(jù)權(quán)利要求1所述的智能勵(lì)磁控制器，其特征在于，第一儲(chǔ)存器為SDRAM、FlashROM、EEPROM 中的一種。6.根據(jù)權(quán)利要求1所述的智能勵(lì)磁控制器，其特征在于，第二儲(chǔ)存器為SDRAM、FlashROM、EEPROM 中的一種。
【專(zhuān)利摘要】本實(shí)用新型涉及智能勵(lì)磁控制器，該智能勵(lì)磁控制器包括模擬量輸入單元、信號(hào)控制輸入單元；與模擬輸入單元電連接的第一處理器；與第一處理器電連接的PMW斬波單元；與第一處理器電連接的第一儲(chǔ)存器；與信號(hào)控制輸入單元電連接的第二處理器；與第二處理器電連接的信號(hào)控制輸出單元；與第二處理器電連接的第二存儲(chǔ)器；與模擬輸入單元電連接的AD轉(zhuǎn)換單元；與AD轉(zhuǎn)換單元電連接的第三處理器；所述第三處理器與所述第一處理器通過(guò)I2C和雙口RAM通信，第二處理器與第一處理器通過(guò)I2C和雙口RAM通信。該智能勵(lì)磁控制器系統(tǒng)功能強(qiáng)大，可實(shí)現(xiàn)復(fù)雜的算法，系統(tǒng)穩(wěn)定性更好。
【IPC分類(lèi)】G05B19/042
【公開(kāi)號(hào)】CN205384478
【申請(qǐng)?zhí)枴緾N201620038807
【發(fā)明人】張廷軍, 張珣
【申請(qǐng)人】山東萬(wàn)亞動(dòng)力科技有限公司
【公開(kāi)日】2016年7月13日
【申請(qǐng)日】2016年1月17日