露出介質(zhì)層和待測器件結(jié)構(gòu)表面。其中，第三平坦化工藝用于使襯底表面接近介質(zhì)層和待測器件結(jié)構(gòu)，而通過所述刻蝕工藝去除襯底，尤其是濕法刻蝕工藝，能夠減小對介質(zhì)層第二表面和待測器件表面的損傷，保證暴露出的介質(zhì)層第二表面和待測器件表面平坦。
[0034]本發(fā)明的結(jié)構(gòu)中，所述介質(zhì)層的第二表面和暴露出的待測器件表面用于作為檢測表面。由于所述介質(zhì)層的第二表面與待測器件表面齊平，即所述介質(zhì)層的第二表面與待測器件表面平坦，所述介質(zhì)層的第二表面與待測器件表面適用于掃描電容顯微鏡檢測，且不會造成探針損傷。此外，所述待測器件的形貌和結(jié)構(gòu)完整，能夠使測試結(jié)果更準確。
[0035]本發(fā)明的檢測方法中，探針在所述介質(zhì)層的第二表面和待測器件表面移動，以進行檢測，因此，所述介質(zhì)層的第二表面和暴露出的待測器件表面即檢測表面。由于所述介質(zhì)層的第二表面與待測器件表面齊平，因此所述介質(zhì)層的第二表面與待測器件表面適用于掃描電容顯微鏡檢測，而不會造成探針損傷。而且，所述待測器件的形貌和結(jié)構(gòu)完整，能夠使測試結(jié)果更準確。
【附圖說明】
[0036]圖1至圖2是一種形成待測半導體結(jié)構(gòu)的過程實施例的剖面結(jié)構(gòu)示意圖；
[0037]圖3至圖10是本發(fā)明實施例的半導體檢測結(jié)構(gòu)的形成過程的結(jié)構(gòu)示意圖；
[0038]圖11是本發(fā)明實施例的檢測方法的結(jié)構(gòu)示意圖；
[0039]圖12是第二聚焦離子束刻蝕工藝對介質(zhì)層第二表面和待測器件表面形成的缺陷SEM 圖。
【具體實施方式】
[0040]如【背景技術(shù)】所述，現(xiàn)有技術(shù)所形成的待測半導體結(jié)構(gòu)的表面粗糙度較大，不適用于接觸模式的掃描探針顯微鏡檢測。
[0041]圖1至圖2是本發(fā)明一實施例形成待測半導體結(jié)構(gòu)的過程的剖面結(jié)構(gòu)示意圖。
[0042]請參考圖1，提供襯底100，所述襯底表面具有待測柵極結(jié)構(gòu)101，所述襯底100和待測柵極結(jié)構(gòu)101表面具有介質(zhì)層102,所述介質(zhì)層102表面具有導電結(jié)構(gòu)103、以及用于電隔離所述導電結(jié)構(gòu)103的絕緣層104，所述導電結(jié)構(gòu)103通過介質(zhì)層102內(nèi)的導電插塞105與襯底100或待測柵極結(jié)構(gòu)101電連接。
[0043]其中，所述導電結(jié)構(gòu)103包括:若干層重疊設置的導電層103a、以及位于各層導電層103a之間并電連接相鄰兩層導電層103a的導電插塞103b。所述待測柵極結(jié)構(gòu)101 ??位于襯底100表面的柵介質(zhì)層110、位于柵介質(zhì)層110表面的柵極層111、以及位于柵極層111和柵介質(zhì)層110側(cè)壁表面的側(cè)墻112。所述柵極層111內(nèi)具有摻雜離子，后續(xù)需要對所述柵極層111內(nèi)的摻雜離子濃度進行檢測成像。
[0044]請參考圖2，對所述導電結(jié)構(gòu)103和絕緣層104進行拋光，直至暴露出所述介質(zhì)層102表面和柵極層111的頂部表面為止，形成檢測表面A。
[0045]在對所述待測柵極結(jié)構(gòu)101進行檢測時，請繼續(xù)參考圖2，將測試探針P與檢測表面A相接觸，并且使所述探針P以平行于襯底100表面的方向移動，以此掃描柵極層111內(nèi)的摻雜離子濃度。
[0046]然而，現(xiàn)有的拋光工藝難以形成表面平坦的檢測表面A。尤其是，所述介質(zhì)層102內(nèi)具有導電插塞105,所述拋光工藝對介質(zhì)層102和導電插塞105的拋光速率不同，容易在拋光之后，使所述導電插塞105的頂部表面突出于介質(zhì)層102表面。當探針P在介質(zhì)層102表面移動時，所述探針P容易碰觸到突出的導電插塞105，繼而會導致所述探針P被損壞。因此，上述方法形成的待測半導體結(jié)構(gòu)的檢測表面A不適用于掃描電容顯微鏡檢測。
[0047]而且，所述導電結(jié)構(gòu)103和絕緣層104具有厚度Hl (請參考圖1)，而所述待測柵極結(jié)構(gòu)101的厚度H2(請參考圖1)遠小于厚度H1，在對所述導電結(jié)構(gòu)103和絕緣層104進行拋光時，所述拋光工藝的停止位置難以精確控制，容易造成所述待測柵極結(jié)構(gòu)101也被拋光工藝去除，從而使得后續(xù)的進行檢測的目標(Target)遺失。
[0048]為了解決上述問題，本發(fā)明提出一種半導體檢測結(jié)構(gòu)及形成方法、檢測方法。其中，在半導體檢測結(jié)構(gòu)的形成方法中，在對導電結(jié)構(gòu)和絕緣層進行第一平坦化工藝之后，將介質(zhì)層的第一表面通過粘結(jié)層固定于基板表面，并且去除襯底，以暴露出介質(zhì)層的第二表面和待測器件表面。所述介質(zhì)層的第二表面和介質(zhì)層暴露出的待測器件表面用于作為檢測表面。由于所述介質(zhì)層的第二表面和待測器件表面通過去除襯底暴露出，因此所述介質(zhì)層的第二表面與待測器件表面齊平，即所述介質(zhì)層的第二表面與待測器件表面平坦，能夠避免因采用拋光工藝而造成檢測表面粗糙的問題，使所述介質(zhì)層的第二表面與待測器件表面適用于掃描電容顯微鏡檢測，而且不會造成探針損傷。此外，由于所述介質(zhì)層的第二表面和待測器件表面通過去除襯底而被暴露，避免因拋光工藝難以確定停止位置而使待測器件造成損傷的問題，所述待測器件的形貌和結(jié)構(gòu)完整，能夠使測試結(jié)果更準確。
[0049]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。
[0050]圖3至圖10是本發(fā)明實施例的半導體檢測結(jié)構(gòu)的形成過程的結(jié)構(gòu)示意圖。
[0051]請參考圖3，提供襯底200，所述襯底200表面具有待測器件結(jié)構(gòu)201，所述襯底200和待測器件結(jié)構(gòu)201表面具有介質(zhì)層202，所述介質(zhì)層202表面具有導電結(jié)構(gòu)203、以及用于電隔離所述導電結(jié)構(gòu)203的絕緣層204。
[0052]所述襯底200為硅襯底、硅鍺襯底、碳化硅襯底、II1-V族化合物襯底(例如氮化鎵襯底或砷化鎵襯底等)或玻璃襯底。本實施例中，所述襯底200為硅襯底。
[0053]在所述襯底200內(nèi)具有有源區(qū)(AA，Active Area)，在襯底200的有源區(qū)表面形成半導體器件，所述半導體器件與導電結(jié)構(gòu)203用于構(gòu)成能夠?qū)崿F(xiàn)特定功能的集成電路。
[0054]在本實施例中，所述襯底200內(nèi)還具有隔離結(jié)構(gòu)205，所述隔離結(jié)構(gòu)205作為淺溝槽隔離結(jié)構(gòu)(STI, Shallow Trench Isolat1n),用于在隔離襯底200相鄰的有源區(qū)。本實施例中，所述隔離結(jié)構(gòu)205的材料為氧化硅。在另一實施例中，所述隔離結(jié)構(gòu)205的材料還能夠為氮氧化硅或低K介質(zhì)材料。在其他實施例中，所述襯底200內(nèi)還能夠不具有隔離結(jié)構(gòu) 205。
[0055]在所述半導體器件中，包括待測器件結(jié)構(gòu)201，后續(xù)需要對所述待測器件結(jié)構(gòu)201進行掃描探針顯微鏡檢測。本實施例中，所述待測器件結(jié)構(gòu)201為柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括:位于襯底表面的柵介質(zhì)層210、位于柵介質(zhì)層210表面的柵極層211、以及位于柵極層211和柵介質(zhì)層210側(cè)壁表面的側(cè)墻212。
[0056]所述柵極層211的材料為多晶硅，所述柵極層211內(nèi)具有P型或N型摻雜離子，后續(xù)的掃描探針顯微鏡檢測用于測試所述柵極層211內(nèi)的摻雜離子分布狀態(tài)；所述柵介質(zhì)層210的材料為氧化硅；所述側(cè)墻212的材料為氧化硅、氮化硅、氮氧化硅中的一種或多種組合。所述柵極結(jié)構(gòu)用于構(gòu)成晶體管，在所述柵極結(jié)構(gòu)兩側(cè)的襯底200內(nèi)還具有源區(qū)和漏區(qū)，所述源區(qū)和漏區(qū)內(nèi)摻雜有P型或N型離子。
[0057]所述導電結(jié)構(gòu)203用于與半導體器件、或襯底200內(nèi)的源區(qū)或漏區(qū)電連接，以構(gòu)成集成電路。所述導電結(jié)構(gòu)203包括:若干層重疊設置的導電層230、以及位于各層導電層230之間并電連接相鄰兩層導電層230的第一導電插塞231。所述導電層230的材料為銅、鎢或鋁；所述第一導電插塞231的材料包括銅、鎢、鋁、鈦、鉭、氮化鈦、氮化鉭中的一種或多種組合。
[0058]在相鄰兩層導電層230之間形成絕緣層204進行電隔離，在相鄰兩層導電層230之間的絕緣層204內(nèi)形成所述第一導電插塞231以實現(xiàn)電連接。所述絕緣層204的材料為氧化娃、氮化娃、氮氧化娃、低K介質(zhì)材料或超低K介質(zhì)材料。
[0059]本實施例中，為了使導電結(jié)構(gòu)203與半導體器件或襯底200的源區(qū)和漏區(qū)電連接，在所述介質(zhì)層202內(nèi)形成第二導電插塞232,而所述第二導電插塞232能夠與底層的導電層230電連接。所述弟—導電插塞232的材料包括銅、鶴、招、欽、組、氣化欽、氣化組中的一種或多種組合。
[0060]請參考圖4，采用第一平坦化工藝去除所述導電結(jié)構(gòu)203 (如圖3所示)和絕緣層204(如圖3所不)，直至暴露出所述介質(zhì)層202的第一表面221為止。
[0061]所述第一平坦化工藝以垂直于襯底200表面的方向、自導電結(jié)構(gòu)203或絕緣層204的頂部表面向襯底200表面方向進行，用于去除待測器件結(jié)構(gòu)201上方的導電結(jié)構(gòu)203和絕緣層204，避免所述導電結(jié)構(gòu)203對后續(xù)的檢測結(jié)果的準確性造成影響。所述第一平坦化工藝為化學機械拋光工藝或物理機械拋光工藝。
[0062]在本實施例中，由于所述介質(zhì)層202內(nèi)還具有與導電層230電連接的第二導電插塞232，所述第一平坦化工藝對于所述介質(zhì)層202和所述第二導電插塞232的平坦化速率存在差異，因此暴露出的介質(zhì)層202第一表面221不平坦。在本實施例中，所述第二導電插塞232的頂部突出于所述介質(zhì)層202的第一表面。
[0063]由于所述第一平坦化工藝僅需去除導電結(jié)構(gòu)203并暴露出介質(zhì)層202的第一表面221，即所述第一平坦化工藝無需暴露出待測器件結(jié)構(gòu)201表面，因此所述第一平坦化工藝不會對所述待測器件結(jié)構(gòu)201造成損傷，保證了所述待測器件結(jié)構(gòu)201的形貌完整。
[0064]請參考圖5，在所述第一平坦化工藝之后，采用第二平坦化工藝對所述襯底20