本發(fā)明屬于一種接口測試采樣，涉及一種用于高速串行io接口接收端的通用測試采樣電路。

背景技術(shù)：

1、圖1顯示了一個(gè)包含多種芯片的pcb電路板，隨著超大規(guī)模集成電路制造工藝的飛速發(fā)展，如今的電子系統(tǒng)板上包含很多高密度器件，各器件之間的間距越來越小，傳統(tǒng)的基于探針的接觸型測試方法無法進(jìn)行，所以現(xiàn)在很多器件中包含邊界掃描測試電路，可以進(jìn)行制造測試，檢測和診斷故障，如斷開的焊點(diǎn)，短路和缺失的設(shè)備等。

2、而高速串行io接口，作為一種新興的先進(jìn)的信息傳輸i/o技術(shù)，在信號傳輸通路中會使用各種不同的端接電阻電容以規(guī)避高速信號會引起的反射等信號完整性問題，這樣會使傳輸導(dǎo)線不再可以簡單地看做一個(gè)小電阻模型，而是形成了一種新型的傳輸線網(wǎng)絡(luò)模型，帶來的問題是傳統(tǒng)的邊界掃描測試電路無法應(yīng)對其中的交流信號。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明解決的技術(shù)問題是：克服現(xiàn)有技術(shù)的不足，提供了一種用于高速串行io接口接收端的通用測試采樣電路，可以對高速串行io接口接收端兩個(gè)差分信號通路中的每一路進(jìn)行測試采樣。

2、本發(fā)明的技術(shù)解決方案是：

3、本發(fā)明公開了一種用于高速串行io接口接收端的通用測試采樣電路，包括第一低通濾波器、第二低通濾波器、第一rx測試采樣電路、第二rx測試采樣電路以及第一比較器、第二比較器和為兩個(gè)測試采樣電路和兩個(gè)比較器提供參考電壓及偏置電壓的rx測試偏置電路：其中，

4、第一低通濾波器的輸入端與高速串行io接口接收端的rxp相連，輸出端與第一rx測試采樣電路的第一數(shù)據(jù)輸入端rx相連，起到過濾rxp信號線上的尖峰噪聲的作用；

5、第二低通濾波器的輸入端與高速串行io接口接收端的rxn相連，輸出端與第二rx測試采樣電路的第一數(shù)據(jù)輸入端rx相連，起到過濾rxn信號線上的尖峰噪聲的作用；

6、第一rx測試采樣電路的第二數(shù)據(jù)輸入端feedback與第一比較器的第二輸出端feedback相連，第一rx測試采樣電路的第一數(shù)據(jù)輸出端outp與第一比較器的inp輸入端相連，第一rx測試采樣電路的第二數(shù)據(jù)輸出端outn與第一比較器的inn輸入端相連；第一偏置電壓輸入端vrm、第二偏置電壓輸入端vdc、第三偏置電壓輸入端vrp分別與rx測試偏置電路的第一偏置電壓輸出端、第二偏置電壓輸出端、第三偏置電壓輸出端連接；

7、第二rx測試采樣電路的第二數(shù)據(jù)輸入端feedback與第二比較器的第二輸出端feedback相連，第二rx測試采樣電路的第一數(shù)據(jù)輸出端outp與第二比較器的inp輸入端相連，第二rx測試采樣電路的第二數(shù)據(jù)輸出端outn與第二比較器的inn輸入端相連；第一偏置電壓輸入端vrm、第二偏置電壓輸入端vdc、第三偏置電壓輸入端vrp分別與rx測試偏置電路的第一偏置電壓輸出端、第二偏置電壓輸出端、第三偏置電壓輸出端相連；

8、第一rx測試采樣電路和第二rx測試采樣電路的第一控制信號輸入端mode、第二控制信號輸入端test_init，均與外部數(shù)字控制邏輯產(chǎn)生的模式選擇信號mode、測試初始化test_init兩個(gè)控制信號相連；

9、第一比較器，作為一種高增益運(yùn)放，用于比較分別標(biāo)記為正極和負(fù)極的第一數(shù)據(jù)輸入端inp、第二數(shù)據(jù)輸入端inn的大小，并產(chǎn)生一個(gè)大擺幅的輸出信號，第一比較器的偏置電壓輸入端nbias與rx測試偏置電路的第四偏置電壓輸出端相連，第一比較器的第一數(shù)據(jù)輸出端outp作為比較后的輸出值送入后續(xù)的數(shù)字邏輯進(jìn)行分析處理；

10、第二比較器與第一比較器電路內(nèi)部結(jié)構(gòu)一樣；第二比較器的偏置電壓輸入端nbias與rx測試偏置電路的第四偏置電壓輸出端相連；第二比較器的第一數(shù)據(jù)輸出端outn作為比較后的輸出值送入后續(xù)的數(shù)字邏輯進(jìn)行分析處理。

11、進(jìn)一步地，在上述采樣電路中，

12、第二rx測試采樣電路與第一rx測試采樣電路的內(nèi)部電路結(jié)構(gòu)一致；

13、第一比較器與第二比較器的內(nèi)部電路結(jié)構(gòu)一致。

14、進(jìn)一步地，在上述采樣電路中，

15、rx測試偏置電路，在外部數(shù)字控制邏輯產(chǎn)生的測試使能信號test_en控制下開啟或關(guān)閉，接收外部電源偏置電路提供的穩(wěn)定電流源iref_test，產(chǎn)生四個(gè)穩(wěn)定的電壓偏置vrm、vdc、vrp和vbias提供給第一rx測試采樣電路和第二rx測試采樣電路以及第一比較器和第二比較器。

16、進(jìn)一步地，在上述采樣電路中，在模式選擇信號mode的控制下，可以工作兩種測試模式下，mode＝1時(shí)工作在交流模式，對交流信號采樣，mode＝0時(shí)工作在直流模式，對直流信號采樣。

17、進(jìn)一步地，在上述采樣電路中，所述第一rx測試采樣電路，包括：第一電容器c1、p型晶體管m1、第二電容器c2、第一電阻器r1、n型晶體管m2、p型晶體管m3、反相器i1、p型晶體管m4、p型晶體管m5、p型晶體管m6、第二電阻器r2、n型晶體管m7、n型晶體管m8和n型晶體管m9；其中，

18、第一數(shù)據(jù)輸入端rx連接第一電容器c1的一端，同時(shí)連接p型晶體管m1的柵極；晶體管m1的漏端與地電平vs相連，晶體管m1的源端與第一電容器c1的另外一端相連，同時(shí)連接第二電容器c2的輸入端以及第一電阻器r1的輸入端；第一電阻器r1的輸出端連接外部電源偏置電路提供的穩(wěn)定電流源iref_test，此連接點(diǎn)記為vif；第二電容器c2的輸出端連接第一數(shù)據(jù)輸出端outp；晶體管m2的漏端與晶體管m3的源端相連接于所述連接點(diǎn)vif；晶體管m2的源端與晶體管m3的漏端相連接于第一數(shù)據(jù)輸出端outp；第一控制信號輸入端mode連接反相器i1的輸入端，反相器i1的輸出端信號記為mode_n；晶體管m3的柵極連接第一控制信號輸入端mode，晶體管m2的柵極連接反相器i1的輸出端mode_n；晶體管m4的柵極與晶體管m5的柵極與晶體管m6的柵極連接在一起，與反相器i1的輸出端mode_n相連；晶體管m4的源端與第二電阻器r2的輸入端相連，將連接點(diǎn)記為vnod2，晶體管m4的漏端與晶體管m5的源端相連，晶體管m5的漏端與晶體管m6的源端相連，晶體管m6的漏端與第二偏置電壓輸入端vdc相連；晶體管m7的柵極與晶體管m8的柵極與晶體管m9的柵極連接在一起，與第一控制信號輸入端mode相連，晶體管m7的漏端與連接點(diǎn)vnod2連接；晶體管m7的源端與晶體管m8的漏端相連，晶體管m8的源端與晶體管m9的漏端相連，晶體管m9的源端與第二偏置電壓輸入端vdc相連，第二電阻器r2的輸出端與第一數(shù)據(jù)輸出端outp相連；

19、進(jìn)一步地，在上述采樣電路中，所述第一rx測試采樣電路，還包括高電平有效的鎖存器lat1、第二反相器i2、p型晶體管m10和p型晶體管m11；其中，鎖存器lat1包括第一數(shù)據(jù)輸入端d、第一時(shí)鐘輸入端cp、第一高電平置位端cd和第一數(shù)據(jù)輸出端q；鎖存器lat1的第一數(shù)據(jù)輸入端d與第一rx測試采樣電路的第二數(shù)據(jù)輸入端feedback相連，鎖存器lat1的第一時(shí)鐘輸入端cp與第一控制信號輸入端mode相連，鎖存器lat1的第一高電平置位端cd與第二控制信號輸入端test_init相連，鎖存器lat1的第一數(shù)據(jù)輸出端q與第二反相器i2的輸入端相連，此連接點(diǎn)記為sel，第二反相器i2的輸出端與p型晶體管m10的柵極相連，連接點(diǎn)記為sel_n；晶體管m10的源端與第一偏置電壓輸入端vrm相連，晶體管m11的源端與第一偏置電壓輸入端vrp相連，晶體管m11的柵極與連接點(diǎn)sel相連，晶體管m10的漏端與晶體管m11的漏端相連于第二數(shù)據(jù)輸出端outn。

20、進(jìn)一步地，在上述采樣電路中，所述的第一比較器，包括n型晶體管m101、n型晶體管m102、n型晶體管m103、n型晶體管m104、p型晶體管m105、p型晶體管m106、p型晶體管m107、反相器inv1、反相器inv2、反相器inv3；其中，第一數(shù)據(jù)輸入端inp作為比較器的正極輸入連接n型晶體管m104的柵極，第二數(shù)據(jù)輸入端inn作為比較器的負(fù)極輸入連接n型晶體管m103的柵極；晶體管m103的源端與m104的源端連接n型晶體管m101的漏端；晶體管m101的柵極連接偏置電壓輸入端nbias，晶體管m101的源端連接地vs；晶體管m105的源端和晶體管m106的源端接電源vp，晶體管m105的漏端和柵極與晶體管m103的漏端及晶體管m106的柵極相連；晶體管m106的漏端與晶體管m104的漏端及p型晶體管m107的柵極相連；晶體管m107的源端接電源vp，晶體管m107的漏端與晶體管m102的漏端及反相器inv1的輸入端相連；晶體管m102的柵極連接偏置電壓輸入端nbias，晶體管m102的源端連接地vs，反相器inv1的輸出端與反相器inv2和反相器inv3的輸入端相連，反相器inv2的輸出端連接第一數(shù)據(jù)輸出端out，反相器inv3的輸出端連接第二數(shù)據(jù)輸出端feedback。

21、進(jìn)一步地，在上述采樣電路中，所述rx測試偏置電路，包括p型晶體管m204、電阻器r203、電阻器r202、p型晶體管m201、n型晶體管m202、n型晶體管m203和電阻器r201；其中，晶體管m204的柵極與漏端相連接于地vs，晶體管m204的源端與電阻器r203的輸出端相連，作為第一偏置電壓輸出端vrm；電阻器r203的輸入端與電阻器r202的輸出端相連，作為第二偏置電壓輸出端vdc，電阻器r202的輸入端接收外部電源偏置電路提供的穩(wěn)定電流源iref_test，此處產(chǎn)生的電位作為第三偏置電壓輸出端vrp；晶體管m201的源端接電源vp，晶體管m201的柵極接外部數(shù)字控制邏輯產(chǎn)生的測試使能信號test_en；晶體管m201的漏端接電阻器r201的輸入端，電阻器r201的輸出端與晶體管m202的漏端和柵極相連，作為第四偏置電壓輸出端vbias；晶體管m202的源端接地vs；晶體管m203的柵極接外部數(shù)字控制邏輯產(chǎn)生的測試使能信號test_en，晶體管m203的源端接地vs，晶體管m203的漏端接第四偏置電壓輸出端vbias。

22、進(jìn)一步地，在上述采樣電路中，所述高電平有效的鎖存器lat1的第一高電平置位端cd為低電位并且第一時(shí)鐘輸入端cp為高電位時(shí)，第一數(shù)據(jù)輸出端q輸出與第一數(shù)據(jù)輸入端d一致，第一高電平置位端cd為低電位并且第一時(shí)鐘輸入端cp為低電位時(shí)，第一數(shù)據(jù)輸出端q輸出保持之前的有效值，第一高電平置位端cd為高時(shí)，第一數(shù)據(jù)輸出端q為高電位。

23、本發(fā)明相比于現(xiàn)有技術(shù)具有如下有益效果：

24、(1)本發(fā)明一種用于高速串行io接口接收端的通用測試采樣電路，應(yīng)用于高速串行io接口對高速串行io接口接收端的信號進(jìn)行測試采樣，采樣值傳輸芯片中的邊界掃描邏輯，經(jīng)邏輯分析，可以檢測與診斷出在pcb電路板生產(chǎn)制造、芯片電裝和封裝過程中可能會引入的各種導(dǎo)通缺陷的；

25、(2)本發(fā)明通用測試采樣電路，通過添加測試采樣及比較器電路，分別對高速串行io接口接收端的兩個(gè)差分信號通路中的每一路進(jìn)行獨(dú)立測試采樣，可以提高了對差分輸入端測試的有效性，避免一些其特有的制造缺陷被掩蓋；

26、(3)本發(fā)明通用測試采樣電路，通過rx測試采樣電路中的電容通高頻信號特性，可以對交流信號的有效跳變沿進(jìn)行采樣，解決了傳統(tǒng)的邊界掃描測試電路無法測試高速串行io中的交流信號；

27、(4)本發(fā)明通用測試采樣電路通過引入采樣模式選擇信號，使得本發(fā)明可同時(shí)滿足直流測試和交流測試兩種工作模式，適用性廣，在直流測試和交流測試都進(jìn)行的情況下提高了測試的吞吐率；

28、(5)本發(fā)明通用測試采樣電路在交流測試模式時(shí)，采用了反饋機(jī)制，根據(jù)當(dāng)前比較器輸出的采樣邏輯值，選擇比較器的參考電壓變高或變低，比較巧妙地簡化了比較器的設(shè)計(jì)；

29、(6)本發(fā)明可以對高速串行io接口接收端兩個(gè)差分信號通路中的每一路進(jìn)行測試采樣，并且通過模式選擇信號可分別工作在直流模式和交流模式兩種情況下，既可以對直流信號采樣又可以對交流信號采樣，分析采樣接收的信號，可以對pcb電路板、壓焊點(diǎn)和io內(nèi)部的導(dǎo)通情況作出診斷；

30、(7)本發(fā)明為高速串行io接口提供了一種根據(jù)輸入控制信號設(shè)置的不同可以分別工作在直流模式和交流模式兩種情況下的通用測試采樣電路，既可以對直流信號采樣又可以對交流信號采樣，解決了傳統(tǒng)的邊界掃描測試電路不能測試高速串行io接口中交流信號的問題，而且分別對高速串行io接口接收端的兩個(gè)差分信號通路中的每一路進(jìn)行測試采樣，這樣可以容易、準(zhǔn)確且完善地解決采用差分和交流形式進(jìn)行信號傳輸?shù)母咚俅衖o接口的芯片，在pcb電路板生產(chǎn)制造、芯片電裝和封裝過程中可能會引入的各種導(dǎo)通缺陷的檢測與診斷。