本專利涉及流式細(xì)胞儀數(shù)字信號(hào)處理領(lǐng)域，特別涉及一種流式細(xì)胞儀數(shù)字信號(hào)采集系統(tǒng)。

背景技術(shù)：

流式細(xì)胞儀是一種集激光技術(shù)、電子物理技術(shù)、光電測量技術(shù)、電子計(jì)算機(jī)技術(shù)、細(xì)胞熒光化學(xué)技術(shù)和單克隆抗體技術(shù)為一體的新型高科技儀器。對懸液中處于高速、直線流動(dòng)的單細(xì)胞或其他顆粒，通過檢測散射光信號(hào)和(或)標(biāo)記的熒光信號(hào)，實(shí)現(xiàn)高速逐一的多參數(shù)定量分析。在細(xì)胞生物學(xué)、細(xì)胞周期動(dòng)力學(xué)、免疫學(xué)、血液學(xué)及腫瘤學(xué)等領(lǐng)域具有廣泛的應(yīng)用。

流式細(xì)胞儀對懸液中處于高速、直線流動(dòng)的單細(xì)胞或其他顆粒，通過檢測散射光信號(hào)和(或)標(biāo)記的熒光信號(hào)，實(shí)現(xiàn)高速逐一的多參數(shù)定量分析。在細(xì)胞生物學(xué)、細(xì)胞周期動(dòng)力學(xué)、免疫學(xué)、血液學(xué)及腫瘤學(xué)等領(lǐng)域具有廣泛的應(yīng)用。流式細(xì)胞儀實(shí)現(xiàn)前向散射光(FS)、側(cè)向散射光(SS)及各色熒光信號(hào)(FLn)的收集及光電轉(zhuǎn)換，并對轉(zhuǎn)換后的脈沖信號(hào)進(jìn)行多參數(shù)提取，最終根據(jù)提取得到的多參數(shù)實(shí)現(xiàn)對細(xì)胞/微球的統(tǒng)計(jì)學(xué)分析。

微光探測系統(tǒng)包括前向散射光檢測電路板，側(cè)向散射光電路板，PMT，分別收集前向散射光、側(cè)向散射光、熒光，并將三種光轉(zhuǎn)變?yōu)殡娦盘?hào)，通過直流恢復(fù)模塊去掉信號(hào)的直流分量，通過信號(hào)調(diào)理模塊調(diào)節(jié)信號(hào)增益。微光探測系統(tǒng)輸出信號(hào)，經(jīng)過16路AD數(shù)據(jù)采集，然后參數(shù)提取、然后把各路提取的參數(shù)封裝成相應(yīng)的數(shù)據(jù)包，用PCIe總線上傳到上位機(jī)處理器。此外還要完成數(shù)據(jù)采集卡底層模塊與處理器數(shù)據(jù)的交互。

現(xiàn)在的計(jì)算機(jī)、嵌入式設(shè)備中大量使用的總線有PCI、CPCI、VME及它們的擴(kuò)展，但是芯片性能提高以及更大帶寬需求的特殊應(yīng)用，高速串行總線越來越多的被采用。PCIe總線就是高速串行總線，第三代IO總線標(biāo)準(zhǔn)，串行總線的特點(diǎn)讓PCB信號(hào)線減少，布線難度減小、布線性能提高、PCB空間利用效率更高、連接器尺寸更小，而且系統(tǒng)帶寬也更高，這提高了設(shè)計(jì)靈活性，節(jié)約了系統(tǒng)成本。PCIe總線使用點(diǎn)到點(diǎn)互連技術(shù)，每一個(gè)PCIe終端都擁有獨(dú)立數(shù)據(jù)連接，各個(gè)設(shè)備之間并發(fā)的數(shù)據(jù)傳輸相互獨(dú)立，避免了其他設(shè)備干擾，在穩(wěn)定性、帶寬、可擴(kuò)展性方面優(yōu)勢明顯。

因此，需要一種能有效地對多路高速光信號(hào)采集，利用FPGA設(shè)計(jì)基于PCIe總線的流式細(xì)胞儀數(shù)字信號(hào)采集系統(tǒng)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種對散射光及熒光信號(hào)進(jìn)行數(shù)字處理的硬件裝置，是一種能對多路高速光信號(hào)采集，利用FPGA設(shè)計(jì)基于PCIe總線的流式細(xì)胞儀數(shù)字信號(hào)采集系統(tǒng)，包括數(shù)據(jù)采集卡硬件部分和數(shù)據(jù)采集卡軟件部分；其中數(shù)據(jù)采集卡物理硬件相同，可同時(shí)并行使用，在PC端用設(shè)備號(hào)區(qū)分。

所述數(shù)據(jù)采集卡硬件部分還包括：

兩塊FPGA最小系統(tǒng)，實(shí)現(xiàn)數(shù)據(jù)采集卡上FPGA最小系統(tǒng)，通過FPGA控制各個(gè)底層模塊的功能；

各路電源模塊，為數(shù)據(jù)采集卡提供供電電源及校準(zhǔn)電源；

AD采樣模塊，采用16路AD數(shù)據(jù)采集；

校準(zhǔn)信號(hào)模塊，包括16位DA模塊、直流DAC模塊，用于產(chǎn)生校準(zhǔn)信號(hào)校準(zhǔn)微光探測系統(tǒng)的信號(hào)調(diào)理電路；

電源管理模塊，即監(jiān)控?cái)?shù)據(jù)采集卡的電壓；

PMT接口，控制PMT的信號(hào)輸出；

信號(hào)增益接口，通過增益接口控制微光探測系統(tǒng)輸出信號(hào)增益；

前面板顯示接口，前面板部分通過SPI總線部分和數(shù)據(jù)采集卡連接；前面板模塊用來顯示流式細(xì)胞儀的工作轉(zhuǎn)態(tài)，主要包括光路部分，液路部分及數(shù)據(jù)采集部分信息，流式細(xì)胞儀的操作者可以通過前面板上顯示的信息了解流式細(xì)胞儀的工作是否正常；

PCIe總線接口，用于數(shù)據(jù)傳輸。

所述數(shù)據(jù)采集卡軟件部分包括：

AD數(shù)據(jù)采集部分，即多增益AD數(shù)據(jù)采集；

參數(shù)提取部分；

PCIe數(shù)據(jù)數(shù)據(jù)傳輸部分，包括PCIe接口部分，所述PCIe接口部分采用PCIe總線，X4模式，還包括Salve從模塊程序和DMA數(shù)據(jù)傳輸接口程序；

控制命令交互部分，完成數(shù)據(jù)采集卡底層模塊與處理器數(shù)據(jù)的交互。

所述FPGA系統(tǒng)，采用16路高速數(shù)據(jù)采集模塊同時(shí)工作。

所述PCIe接口部分采用PCIe總線，X4模式，還包括Salve從模塊程序，即IO讀寫模塊的設(shè)計(jì)，DMA數(shù)據(jù)傳輸接口程序，所述DMA數(shù)據(jù)傳輸接口程序包括DMA數(shù)據(jù)命令的識(shí)別與DMA寫狀態(tài)機(jī)的實(shí)現(xiàn)。

所述多增益AD數(shù)據(jù)采集包括直流恢復(fù)模塊、1倍放大和16倍放大模塊和AD轉(zhuǎn)換器；所述直流恢復(fù)模塊用于將電信號(hào)中的直流分量去除，所述1倍放大和16倍放大模塊用于將信號(hào)的幅值放大到一個(gè)合適的范圍，所述AD轉(zhuǎn)換器用于將放大后的模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)，最后進(jìn)入FPGA進(jìn)行處理。

本發(fā)明的有益效果在于提供一種能對多路高速光信號(hào)采集，利用FPGA設(shè)計(jì)基于PCIe總線的流式細(xì)胞儀數(shù)字信號(hào)采集系統(tǒng)

應(yīng)當(dāng)理解，前述大體的描述和后續(xù)詳盡的描述均為示例性說明和解釋，并不應(yīng)當(dāng)用作對本發(fā)明所要求保護(hù)內(nèi)容的限制。

附圖說明

參考隨附的附圖，本發(fā)明更多的目的、功能和優(yōu)點(diǎn)將通過本發(fā)明實(shí)施方式的如下描述得以闡明，其中：

圖1示意性示出數(shù)據(jù)采集卡功能結(jié)構(gòu)圖。

圖2示意性示出FPGA控制系統(tǒng)，左(a)為FPGA系統(tǒng)傳統(tǒng)架構(gòu)，右(b)為最新FPGA系統(tǒng)控制架構(gòu)。

圖3示意性示出多增益AD數(shù)據(jù)采集。

圖4示意性示出校準(zhǔn)模塊框圖。

圖5示意性示出數(shù)據(jù)采集卡電源模塊圖。

圖6示意性示出數(shù)據(jù)采集卡端口模塊圖。

具體實(shí)施方式

通過參考示范性實(shí)施例，本發(fā)明的目的和功能以及用于實(shí)現(xiàn)這些目的和功能的方法將得以闡明。然而，本發(fā)明并不受限于以下所公開的示范性實(shí)施例；可以通過不同形式來對其加以實(shí)現(xiàn)。說明書的實(shí)質(zhì)僅僅是幫助相關(guān)領(lǐng)域技術(shù)人員綜合理解本發(fā)明的具體細(xì)節(jié)。

在下文中，將參考附圖描述本發(fā)明的實(shí)施例。在附圖中，相同的附圖標(biāo)記代表相同或類似的部件，或者相同或類似的步驟。

一種對散射光及熒光信號(hào)進(jìn)行數(shù)字處理的硬件裝置，是一種能對多路高速光信號(hào)采集，利用FPGA設(shè)計(jì)基于PCIe總線的流式細(xì)胞儀數(shù)字信號(hào)采集系統(tǒng)，包括數(shù)據(jù)采集卡硬件部分和數(shù)據(jù)采集卡軟件部分；其中數(shù)據(jù)采集卡物理硬件相同，可同時(shí)并行使用，如圖1所示，在PC端用設(shè)備號(hào)區(qū)分。

所述數(shù)據(jù)采集卡硬件部分還包括：兩塊FPGA最小系統(tǒng)，各路電源模塊，AD采樣模塊，校準(zhǔn)信號(hào)模塊，電源管理模塊，PMT接口，信號(hào)增益接口，前面板顯示接口，PCIe總線接口。所述數(shù)據(jù)采集卡軟件部分包括：AD數(shù)據(jù)采集部分，即多增益AD數(shù)據(jù)采集，參數(shù)提取部分，PCIe數(shù)據(jù)數(shù)據(jù)傳輸部分，控制命令交互部分。

本發(fā)明中數(shù)據(jù)采集卡硬件部分使用FPGA系統(tǒng)，所述FPGA系統(tǒng)有16路高速數(shù)據(jù)采集模塊同時(shí)工作，實(shí)現(xiàn)PCIe總線傳輸。如圖5、6所示，圖5為電源模塊，整個(gè)電路板的輸入電壓為+6v和-6v，電源模塊將其轉(zhuǎn)換為+3.3v,+3v,+2.5v,+1.2v供給其他模塊；圖6為數(shù)據(jù)采集卡端口模塊圖，有兩塊FPGA，其中16路AD將轉(zhuǎn)換后的數(shù)字信號(hào)送入XC6SLX100進(jìn)行處理，然后XC6SLX100將處理后的數(shù)據(jù)傳到EP4CGX50CF23I7，最后，EP4CGX50CF23I7通過PCIe接口將數(shù)據(jù)傳到上位機(jī)，說明FPGA系統(tǒng)的使用可以簡化系統(tǒng)設(shè)計(jì)；如圖2所示，圖2(a)為傳統(tǒng)的控制系統(tǒng)設(shè)計(jì)，(b)為最新的下一代控制系統(tǒng)設(shè)計(jì)，比較可知，F(xiàn)PGA系統(tǒng)使用了更少的器件，控制降低BOM成本，維持或增強(qiáng)系統(tǒng)功能，增強(qiáng)了系統(tǒng)的可靠性。采用FPGA作為主控制器，所述FPGA設(shè)計(jì)靈活，內(nèi)部資源多，可根據(jù)需要配置IO管腳的電平標(biāo)準(zhǔn)，保密性好。

所述PCIe接口部分采用FPGA硬核，基于Altera公司Cyclone IV GX系列EP4CGX50CF23I7FPGA芯片，這一系列的FPGA繼承了硬核收發(fā)器PCIe、DSP、主流的3G串行I/O協(xié)議，其中采用兩路電源穩(wěn)壓器，能降低系統(tǒng)總成本；在QuartusII軟件環(huán)境下，采用PCIe硬核進(jìn)行應(yīng)用層算法設(shè)計(jì)。

所述AD采樣模塊，其中模/數(shù)轉(zhuǎn)換芯片(AD)的位數(shù)和速度決定了數(shù)字信號(hào)的精度，流式細(xì)胞儀的速度指標(biāo)是每分鐘分析10萬個(gè)細(xì)胞，采用雙激光六色，即有兩個(gè)激光器作為激發(fā)光源，最多可測六路熒光信號(hào)，外加前向側(cè)向信號(hào)，數(shù)據(jù)采集卡需要同時(shí)處理8路信號(hào)。

如圖3所示為多增益AD數(shù)據(jù)采集框圖，所述多增益AD數(shù)據(jù)采集包括直流恢復(fù)模塊、1倍放大和16倍放大模塊和AD轉(zhuǎn)換器，弱光探測系統(tǒng)將散射光和熒光信號(hào)轉(zhuǎn)變?yōu)殡娦盘?hào)，接著直流恢復(fù)模塊將電信號(hào)中的直流分量去除，再經(jīng)過1倍放大和16倍放大模塊，將信號(hào)的幅值放大到一個(gè)合適的范圍并被AD轉(zhuǎn)換器由模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)，最后進(jìn)入FPGA進(jìn)行處理。對于每一路信號(hào)，待測樣品中含有體積不同、大小不同的多種微粒，流動(dòng)室中的細(xì)胞可能有很多種種類的細(xì)胞，此種電路設(shè)計(jì)能很好的區(qū)分更大動(dòng)態(tài)范圍里的細(xì)胞或者顆粒；

FPGA系統(tǒng)通過控制多路器將校準(zhǔn)信號(hào)接入微光探測系統(tǒng)通過信號(hào)調(diào)理，經(jīng)過AD采樣后進(jìn)行校驗(yàn)。

如圖4所示為校準(zhǔn)模塊框圖，所述校準(zhǔn)模塊用于校驗(yàn)微光探測系統(tǒng)的信號(hào)調(diào)理電路，對精度要求較高，包括16位DA模塊、直流DAC模塊和十進(jìn)制衰減器；所述16位DA模塊用于產(chǎn)生高精度信號(hào)，所述直流DAC模塊用于控制信號(hào)的峰值；在FPGA系統(tǒng)中例化ROM存入相關(guān)波形信號(hào)，模擬微光信號(hào)；所述直流DAC模塊后面連接有十進(jìn)制衰減器，通過FPGA系統(tǒng)控制輸出信號(hào)的強(qiáng)度，輸出信號(hào)。

所述PCIe數(shù)據(jù)數(shù)據(jù)傳輸部分，其中PCIe接口部分設(shè)計(jì)直接影響數(shù)據(jù)采集卡性能。所述PCIe接口部分采用PCIe總線，X4模式，理論帶寬可以達(dá)到1GB/S。PCIe總線的擴(kuò)展性很好，能同時(shí)使用多塊數(shù)據(jù)采集卡并行工作。對于流式細(xì)胞儀來說，升級(jí)時(shí)僅需替換跟流式細(xì)胞儀性能密切相關(guān)的AD等器件，數(shù)據(jù)采集卡的硬件和程序幾乎不變。目前最新的PC機(jī)中PCI總線接口減少，卻預(yù)留了足夠多的PCIe接口，PCIe接口可供數(shù)據(jù)采集卡直接使用，減少成本。

所述PCIe接口部分還包括Salve從模塊程序，即IO讀寫模塊，在這種模式下，處理器通過向數(shù)據(jù)采集卡發(fā)送IO讀寫命令控制PCIe數(shù)據(jù)采集卡的各種控制、狀態(tài)寄存器。處理器也通過這種模式，控制各種底層模塊，實(shí)現(xiàn)數(shù)據(jù)采集卡各部分的協(xié)調(diào)配合。

所述PCIe接口部分還包括DMA數(shù)據(jù)傳輸接口程序，所述DMA數(shù)據(jù)傳輸接口程序包括DMA數(shù)據(jù)命令的識(shí)別與DMA寫狀態(tài)機(jī)的實(shí)現(xiàn)；為了讓處理器(PC)在數(shù)據(jù)傳輸時(shí)仍然能夠處理其他部分功能，在數(shù)據(jù)采集卡中設(shè)計(jì)DMA功能[28-33]，處理器(PC)直接控制數(shù)據(jù)采集卡，數(shù)據(jù)采集卡就是一個(gè)設(shè)備。數(shù)據(jù)采集卡工作時(shí)，采集的數(shù)據(jù)緩存滿了之后發(fā)送一個(gè)中斷信號(hào)通知處理器，處理器處理中斷，確認(rèn)是數(shù)據(jù)采集卡后，發(fā)起DMA控制命令，數(shù)據(jù)采集卡根據(jù)這些控制命令，通過設(shè)計(jì)狀態(tài)機(jī)，完成DMA數(shù)據(jù)包的發(fā)送。

綜上，所述PCIe接口部分的設(shè)計(jì)主要實(shí)現(xiàn)兩個(gè)方面的功能：

(1)數(shù)據(jù)采集卡處理數(shù)據(jù)，及時(shí)上傳到處理器，供處理器算法調(diào)用；

(2)處理器實(shí)時(shí)對數(shù)據(jù)采集卡的各種寄存器進(jìn)行讀寫訪問，控制采集卡底層模塊的功能。

微光探測系統(tǒng)輸出信號(hào)，經(jīng)過16路AD數(shù)據(jù)采集，然后經(jīng)過參數(shù)提取算法把各路提取的參數(shù)封裝成相應(yīng)的數(shù)據(jù)包，用PCIe總線上傳到上位機(jī)處理器。此外還要完成數(shù)據(jù)采集卡底層模塊與處理器數(shù)據(jù)的交互。參數(shù)提取數(shù)據(jù)通過PCIe總線上傳到處理器，處理器同時(shí)實(shí)時(shí)監(jiān)控?cái)?shù)據(jù)采集卡的工作轉(zhuǎn)態(tài)，能夠隨時(shí)讀寫PCIe數(shù)據(jù)采集卡。

本發(fā)明提供一種對散射光及熒光信號(hào)進(jìn)行數(shù)字處理的硬件裝置，是能對多路高速光信號(hào)采集，使用FPGA系統(tǒng)并設(shè)計(jì)PCIe總線傳輸?shù)牧魇郊?xì)胞儀數(shù)字信號(hào)采集系統(tǒng)。

結(jié)合這里披露的本發(fā)明的說明和實(shí)踐，本發(fā)明的其他實(shí)施例對于本領(lǐng)域技術(shù)人員都是易于想到和理解的。說明和實(shí)施例僅被認(rèn)為是示例性的，本發(fā)明的真正范圍和主旨均由權(quán)利要求所限定。