本發(fā)明涉及一種數(shù)字信號測量與發(fā)生儀，屬于信號測量及發(fā)生技術(shù)領(lǐng)域。

背景技術(shù)：

電子技術(shù)的飛快發(fā)展，數(shù)字信號測量與發(fā)生儀完成了數(shù)字信號功能的擴展，除了對頻率、占空比和時間間隔的測量等基本信號參數(shù)的測量外，頻帶的范圍變得更寬，信號測量的準(zhǔn)確度不斷提高，同時增加了對脈沖的幅度以及上升時間的測量，從而實現(xiàn)信號測量與發(fā)生儀的多功能化，基于簡單常用的數(shù)字芯片，再配以完善的軟件控制，在體積有限的板子上完成大規(guī)模、多功能的電子產(chǎn)品的設(shè)計變得越來越簡單，通過軟件上不斷改進和完善，數(shù)字信號測量與發(fā)生儀精度和功能相應(yīng)拓展的更多。

技術(shù)實現(xiàn)要素：

本發(fā)明的主要目的是為了提供一種數(shù)字信號測量與發(fā)生儀，用于解決脈沖信號幅度過高或過低以及其上升時間測量精確度不高的問題，實現(xiàn)對周期性矩形脈沖信號進行頻率、占空比、時間間隔、幅度、上升時間的測量以及發(fā)生。

本發(fā)明的目的可以通過采用如下技術(shù)方案達到：

一種數(shù)字信號測量與發(fā)生儀，包括fpga電路、單片機、信號調(diào)理電路、反相比例運放電路和驅(qū)動緩沖電路，所述信號調(diào)理電路的輸入端輸入信號a和信號b，所述信號調(diào)理電路的輸出端分別與所述fpga電路、所述單片機、所述反相比例運放電路電連接，所述反相比例運放電路的輸出端與所述單片機電連接，所述單片機分別與所述fpga電路和所述信號調(diào)理電路電連接，所述fpga電路與所述驅(qū)動緩沖電路電連接，所述驅(qū)動緩沖電路的輸出端進行信號輸出，所述單片機還分別與液晶屏和鍵盤電連接，所述fpga電路用于完成對頻率、占空比、時間間隔的測量以及信號發(fā)生，所述fpga電路還用于控制數(shù)字信號測量的測量精度，所述單片機用于處理數(shù)據(jù)并將數(shù)據(jù)的測量數(shù)值發(fā)送至所述液晶屏，所述液晶屏用于顯示數(shù)據(jù)的測量數(shù)值。

優(yōu)選的方案是，所述fpga電路包括綜合處理模塊、分頻模塊、等精度測頻模塊、時間間隔選擇模塊、計數(shù)模塊a、計數(shù)模塊b、鎖相環(huán)、信號發(fā)生模塊和控制位模塊，所述綜合處理模塊分別與所述等精度測頻模塊、所述計數(shù)模塊a、所述計數(shù)模塊b和所述信號發(fā)生模塊電連接。

在上述任一方案中優(yōu)選的是，所述分頻模塊的輸出端與所述等精度測頻模塊的輸入端電連接，所述等精度測頻模塊的輸入端輸入信號a，所述時間間隔選擇模塊的輸入端輸入信號a和信號b，所述鎖相環(huán)分別與所述計數(shù)模塊a和所述計數(shù)模塊b電連接，所述控制位模塊的輸出端與所述信號發(fā)生模塊電連接。

在上述任一方案中優(yōu)選的是，所述時間間隔選擇模塊的輸出端分別與所述計數(shù)模塊a和所述計數(shù)模塊b電連接，所述時間間隔選擇模塊用于對輸入的信號a和信號b進行信號選擇，所述計數(shù)模塊a和所述計數(shù)模塊b用于對輸入的信號a和信號b進行處理，測量出信號a與信號b之間的時間。

在上述任一方案中優(yōu)選的是，所述單片機為msp430單片機，所述fpga電路和所述單片機通過所述控制位模塊傳輸8位數(shù)據(jù)，所述fpga電路用于計數(shù)測量、占空比測量和信號發(fā)生。

在上述任一方案中優(yōu)選的是，所述驅(qū)動緩沖電路包括74hc573芯片和濾波電容；占空比的測量是通過所述fpga電路分別測量出送入信號一個周期內(nèi)高電平和低電平的個數(shù)，并送入所述msp430單片機進行占空比計算；所述綜合處理模塊用于數(shù)據(jù)存儲，并對送入的方波信號進行測量得到高精度數(shù)據(jù)，所述綜合處理模塊還用于實現(xiàn)與所述msp430單片機之間通信、信號接收及數(shù)據(jù)傳輸選擇。

在上述任一方案中優(yōu)選的是，所述fpga電路輸出的信號經(jīng)兩片所述74hc573芯片、所述濾波電路和升壓電阻，用于使所述fpga電路的輸出最大電壓由3.3v轉(zhuǎn)換為5v，兩片所述74hc573芯片級聯(lián)，用于驅(qū)動緩沖使系統(tǒng)輸出電壓穩(wěn)定。

在上述任一方案中優(yōu)選的是，所述單片機包括液晶顯示模塊、計數(shù)處理模塊、按鍵處理模塊、上升時間計數(shù)模塊和幅值處理模塊，所述液晶顯示模塊與所述液晶屏電連接，所述按鍵處理模塊與所述鍵盤電連接，所述計數(shù)處理模塊分別與所述計數(shù)模塊a和所述計數(shù)模塊b電連接。

在上述任一方案中優(yōu)選的是，所述信號調(diào)理電路包括兩比較器lm339、繼電器k1、繼電器k2和繼電器k3，兩所述比較器lm339分別與所述單片機的輸入端電連接，所述單片機的輸出端分別與所述繼電器k1、所述繼電器k2和所述繼電器k3電連接；所述繼電器k1的輸出端與一個op07運放器電連接，該所述op07運放器與所述繼電器k2電連接；所述繼電器k2的輸出端與另一個op07運放器電連接，該所述op07運放器與所述繼電器k3電連接；所述繼電器k3的輸出端與另一op07運放器電連接，該所述op07運放器與所述繼電器k1電連接；所述繼電器k1、所述繼電器k2和所述繼電器k3的輸出端均與所述單片機的輸入端電連接。

在上述任一方案中優(yōu)選的是，所述反相比例運放電路的輸入端和輸出端均接有電阻，所述反相比例運放電路包括op07運放器；所述op07運放器接通被測電壓信號后，電壓幅度范圍在0.1v～0.4v的放大5倍；所述op07運放器接通被測電壓信號后，電壓幅度范圍在0.4v～2.5v的不變；所述op07運放器接通被測電壓信號后，電壓幅度范圍在2.5v～10v的縮小5倍。

本發(fā)明的有益技術(shù)效果：按照本發(fā)明的數(shù)字信號測量與發(fā)生儀，本發(fā)明提供的數(shù)字信號測量與發(fā)生儀，解決了現(xiàn)有技術(shù)中脈沖信號幅度過高或過低以及其上升時間測量精確度不高的問題，能夠?qū)崿F(xiàn)對周期性矩形脈沖信號進行頻率、占空比、時間間隔、幅度、上升時間的測量以及發(fā)生，具有在一定幅值下的頻率、周期、占空比、時間間隔以及上升時間等測量值準(zhǔn)確度高的優(yōu)點，解決了脈沖信號幅度過高或過低以及其上升時間測量精確度不高的問題。

附圖說明

圖1為按照本發(fā)明的數(shù)字信號測量與發(fā)生儀的一優(yōu)選實施例的系統(tǒng)結(jié)構(gòu)示意圖；

圖2為按照本發(fā)明的數(shù)字信號測量與發(fā)生儀的一優(yōu)選實施例的fpga電路結(jié)構(gòu)圖，該實施例可以是與圖1相同的實施例，也可以是與圖1不同的實施例；

圖3為按照本發(fā)明的數(shù)字信號測量與發(fā)生儀的一優(yōu)選實施例的信號調(diào)理電路電路圖，該實施例可以是與圖1或圖2相同的實施例，也可以是與圖1或圖2不同的實施例；

圖4為按照本發(fā)明的數(shù)字信號測量與發(fā)生儀的另一優(yōu)選實施例的信號調(diào)理電路電路圖，該實施例可以是與圖1或圖2或圖3相同的實施例，也可以是與圖1或圖2或圖3不同的實施例；

圖5為按照本發(fā)明的數(shù)字信號測量與發(fā)生儀的一優(yōu)選實施例的反相比例運放電路電路圖，該實施例可以是與圖1或圖2或圖3或圖4相同的實施例，也可以是與圖1或圖2或圖3或圖4不同的實施例；

圖6為按照本發(fā)明的數(shù)字信號測量與發(fā)生儀的一優(yōu)選實施例的驅(qū)動緩沖電路電路圖，該實施例可以是與圖1或圖2或圖3或圖4或圖5相同的實施例，也可以是與圖1或圖2或圖3或圖4或圖5不同的實施例。

圖中：1-fpga電路，2-單片機，3-信號調(diào)理電路，4-反相比例運放電路，5-驅(qū)動緩沖電路，6-液晶屏，7-鍵盤，11-綜合處理模塊，12-分頻模塊，13-等精度測頻模塊，14-時間間隔選擇模塊，15-計數(shù)模塊a，16-計數(shù)模塊b，17-鎖相環(huán)，18-信號發(fā)生模塊，19-控制位模塊。

具體實施方式

為使本領(lǐng)域技術(shù)人員更加清楚和明確本發(fā)明的技術(shù)方案，下面結(jié)合實施例及附圖對本發(fā)明作進一步詳細(xì)的描述，但本發(fā)明的實施方式不限于此。

如圖1、圖2、圖3、圖4、圖5和圖6所示，本實施例提供的一種數(shù)字信號測量與發(fā)生儀，其特征在于：包括fpga電路1、單片機2、信號調(diào)理電路3、反相比例運放電路4和驅(qū)動緩沖電路5，所述信號調(diào)理電路3的輸入端輸入信號a和信號b，所述信號調(diào)理電路3的輸出端分別與所述fpga電路1、所述單片機2、所述反相比例運放電路4電連接，所述反相比例運放電路4的輸出端與所述單片機2電連接，所述單片機2分別與所述fpga電路1和所述信號調(diào)理電路3電連接，所述fpga電路1與所述驅(qū)動緩沖電路5電連接，所述驅(qū)動緩沖電路5的輸出端進行信號輸出，所述單片機2還分別與液晶屏6和鍵盤7電連接，所述fpga電路1用于完成對頻率、占空比、時間間隔的測量以及信號發(fā)生，所述fpga電路1還用于控制數(shù)字信號測量的測量精度，所述單片機2用于處理數(shù)據(jù)并將數(shù)據(jù)的測量數(shù)值發(fā)送至所述液晶屏6，所述液晶屏6用于顯示數(shù)據(jù)的測量數(shù)值。

進一步的，在本實施例中，如圖1和圖2所示，所述fpga電路1包括綜合處理模塊11、分頻模塊12、等精度測頻模塊13、時間間隔選擇模塊14、計數(shù)模塊a15、計數(shù)模塊b16、鎖相環(huán)17、信號發(fā)生模塊18和控制位模塊19，所述綜合處理模塊11分別與所述等精度測頻模塊13、所述計數(shù)模塊a15、所述計數(shù)模塊b16和所述信號發(fā)生模塊18電連接，所述分頻模塊12的輸出端與所述等精度測頻模塊13的輸入端電連接，所述等精度測頻模塊13的輸入端輸入信號a，所述時間間隔選擇模塊14的輸入端輸入信號a和信號b，所述鎖相環(huán)17分別與所述計數(shù)模塊a15和所述計數(shù)模塊b16電連接，所述控制位模塊19的輸出端與所述信號發(fā)生模塊18電連接。

進一步的，在本實施例中，如圖1和圖2所示，所述時間間隔選擇模塊14的輸出端分別與所述計數(shù)模塊a15和所述計數(shù)模塊b16電連接，所述時間間隔選擇模塊14用于對輸入的信號a和信號b進行信號選擇，所述計數(shù)模塊a15和所述計數(shù)模塊b16用于對輸入的信號a和信號b進行處理，測量出信號a與信號b之間的時間。

進一步的，在本實施例中，如圖1、圖2和圖6所示，所述單片機2為msp430單片機，所述fpga電路1和所述單片機2通過所述控制位模塊19傳輸8位數(shù)據(jù)，所述fpga電路1用于計數(shù)測量、占空比測量和信號發(fā)生，所述驅(qū)動緩沖電路5包括74hc573芯片和濾波電容；占空比的測量是通過所述fpga電路1分別測量出送入信號一個周期內(nèi)高電平和低電平的個數(shù)，并送入所述msp430單片機進行占空比計算；所述綜合處理模塊11用于數(shù)據(jù)存儲，并對送入的方波信號進行測量得到高精度數(shù)據(jù)，所述綜合處理模塊11還用于實現(xiàn)與所述msp430單片機之間通信、信號接收及數(shù)據(jù)傳輸選擇，所述fpga電路1輸出的信號經(jīng)兩片所述74hc573芯片、所述濾波電路和升壓電阻，用于使所述fpga電路1的輸出最大電壓由3.3v轉(zhuǎn)換為5v，兩片所述74hc573芯片級聯(lián)，用于驅(qū)動緩沖使系統(tǒng)輸出電壓穩(wěn)定。

進一步的，在本實施例中，如圖1和圖2所示，所述單片機2包括液晶顯示模塊、計數(shù)處理模塊、按鍵處理模塊、上升時間計數(shù)模塊和幅值處理模塊，所述液晶顯示模塊與所述液晶屏6電連接，所述按鍵處理模塊與所述鍵盤7電連接，所述計數(shù)處理模塊分別與所述計數(shù)模塊a15和所述計數(shù)模塊b16電連接。

進一步的，在本實施例中，如圖3和圖4所示，所述信號調(diào)理電路3包括兩比較器lm339、繼電器k1、繼電器k2和繼電器k3，兩所述比較器lm339分別與所述單片機2的輸入端電連接，所述單片機2的輸出端分別與所述繼電器k1、所述繼電器k2和所述繼電器k3電連接；所述繼電器k1的輸出端與一個op07運放器電連接，該所述op07運放器與所述繼電器k2電連接；所述繼電器k2的輸出端與另一個op07運放器電連接，該所述op07運放器與所述繼電器k3電連接；所述繼電器k3的輸出端與另一op07運放器電連接，該所述op07運放器與所述繼電器k1電連接；所述繼電器k1、所述繼電器k2和所述繼電器k3的輸出端均與所述單片機2的輸入端電連接。

進一步的，在本實施例中，如圖4和圖5所示，所述反相比例運放電路4的輸入端和輸出端均接有電阻，所述反相比例運放電路4包括op07運放器；所述op07運放器接通被測電壓信號后，電壓幅度范圍在0.1v～0.4v的放大5倍；所述op07運放器接通被測電壓信號后，電壓幅度范圍在0.4v～2.5v的不變；所述op07運放器接通被測電壓信號后，電壓幅度范圍在2.5v～10v的縮小5倍。

進一步的，在本實施例中，分頻模塊通過對50mhz的晶振進行鎖相倍頻和分頻分別得到200mhz和1mhz的時鐘，為下面的測頻等所需要的時鐘做好準(zhǔn)備，等精度測頻模塊通過對送入的方波信號進行測量得到高精度數(shù)據(jù)，時間間隔選擇模塊對送入的a、b信號進行處理，測量出他們之間的間隔數(shù)據(jù)，占空比測量是通過fpga分別測量出送入信號一個周期內(nèi)高低電平的個數(shù)，送入單片機進行計算占空比，信號發(fā)生模塊用于產(chǎn)生50％占空比以及頻率值在1mhz脈沖信號，綜合處理模塊存儲前面三個測量電路以及信號發(fā)生電路的數(shù)據(jù)，同時用來和單片機完成通信，接收單片機的控制信號，選擇單片機需要的數(shù)據(jù)傳輸。

進一步的，在本實施例中，對lm339設(shè)置參考電壓分別為0.4v和2.5v對輸入電壓幅度分類，由單片機接收分類后的信號，0.1v～0.4v接收的信號為00，0.4v～2.5v接收的信號是01，2.5v～10v接收的信號是10，單片機接收并相應(yīng)輸出給3個繼電器k1、k2、k3以001、010、100信號控制繼電器開關(guān)由此對電壓范圍進行識別，三個繼電器輸出進的電壓信號經(jīng)由op07構(gòu)成的運放電路，接收001信號vi1，接通被測電壓信號后幅度范圍在0.1v～0.4v電壓放大5倍，接收010信號vi2，接通被測電壓信號后幅度范圍在0.4v～2.5v電壓不變，接收100信號vi3，接通被測電壓信號后幅度范圍在2.5v～10v電壓縮小5倍,輸出電壓送回單片機處理并精確顯示所測數(shù)據(jù)。測量電路中由于單片機無法接收超過5v以上的電壓，大于5v的電壓需要降壓處理后送入單片機中分析處理并通過液晶顯示。

進一步的，在本實施例中，反相比例運放電路所測量的是信號幅值的10％上升至90％所需要的時間，電壓經(jīng)過op07反相放大器u1所得電壓是輸入電壓的r1/r2倍，為10％的輸入電壓，同理r3/r4得電壓經(jīng)op07反相放大器u2所得電壓是輸入電壓的90％，經(jīng)單片機經(jīng)異或分析后得出上升時間。

進一步的，在本實施例中，通過fpga對基準(zhǔn)脈沖個數(shù)的計數(shù)和對內(nèi)部50m晶振的分頻可以實現(xiàn)50％占空比以及頻率值在1mhz脈沖信號的產(chǎn)生。fpga輸出的信號經(jīng)兩片級聯(lián)的74hc573芯片以及電源濾波電路和升壓電阻，使得發(fā)生器的信號輸出最大電壓由3.3v可以轉(zhuǎn)換成5v，從而滿足輸出幅度為5v的要求。

進一步的，在本實施例中，fpga與msp430單片機通過控制位傳輸8位數(shù)據(jù)，fpga負(fù)責(zé)計數(shù)測量，msp430負(fù)責(zé)處理數(shù)據(jù)并顯示相應(yīng)的測量數(shù)值。被測信號經(jīng)過信號調(diào)理電路分別輸入fpga和msp430中分析，當(dāng)測量信號為上升時間時需要先經(jīng)信號調(diào)理再經(jīng)反相比例運放電路。信號發(fā)生從fpga輸出后，通過驅(qū)動緩存電路輸出相應(yīng)的發(fā)生信號。

綜上所述，在本實施例中，按照本實施例的數(shù)字信號測量與發(fā)生儀，本實施例提供的數(shù)字信號測量與發(fā)生儀，解決了現(xiàn)有技術(shù)中脈沖信號幅度過高或過低以及其上升時間測量精確度不高的問題，能夠?qū)崿F(xiàn)對周期性矩形脈沖信號進行頻率、占空比、時間間隔、幅度、上升時間的測量以及發(fā)生，具有在一定幅值下的頻率、周期、占空比、時間間隔以及上升時間等測量值準(zhǔn)確度高的優(yōu)點，解決了脈沖信號幅度過高或過低以及其上升時間測量精確度不高的問題。

以上所述，僅為本發(fā)明進一步的實施例，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明所公開的范圍內(nèi)，根據(jù)本發(fā)明的技術(shù)方案及其構(gòu)思加以等同替換或改變，都屬于本發(fā)明的保護范圍。