集成電路內(nèi)建自測試所需測試向量的生成電路及方法
【專利摘要】本發(fā)明涉及一種集成電路內(nèi)建自測試所需測試向量的生成電路，包括地址計(jì)數(shù)器發(fā)送地址數(shù)據(jù)序列；序列計(jì)數(shù)器發(fā)送數(shù)據(jù)序列；種子及多項(xiàng)式系數(shù)存儲(chǔ)單元與地址計(jì)數(shù)器連接，發(fā)送壓縮的難測、易測向量的輸出值；序列發(fā)生器分別與序列計(jì)數(shù)器和種子及多項(xiàng)式系數(shù)存儲(chǔ)單元連接，輸出2比特?cái)?shù)據(jù)；權(quán)重產(chǎn)生邏輯單元用于輸出4路數(shù)據(jù)值；四選一數(shù)據(jù)選擇器分別連接權(quán)重產(chǎn)生邏輯單元、序列發(fā)生器輸出一路數(shù)據(jù)；輸入寄存器與四選一數(shù)據(jù)選擇器連接，用于寄存數(shù)據(jù)并裝載更新數(shù)據(jù)；掃描鏈分別與輸入寄存器以及被測電路組合邏輯單元連接，輸出更新變化的數(shù)據(jù)；被測電路與掃描鏈連接，用于檢測被測電路故障。本發(fā)明還提供一種集成電路內(nèi)建自測試所需測試向量生成方法。
【專利說明】集成電路內(nèi)建自測試所需測試向量的生成電路及方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及集成電路領(lǐng)域，尤其涉及集成電路內(nèi)建自測試的確定性測試向量壓縮 及解壓縮技術(shù)，以及偽隨機(jī)測試中的測試向量產(chǎn)生技術(shù)。

【背景技術(shù)】
[0002] 集成電路要在它生命周期的幾個(gè)不同時(shí)間進(jìn)行測試和診斷。測試和診斷必須速度 快而且有很高的故障覆蓋率。內(nèi)建自測試技術(shù)（Build-In Self-TeSt，BIST)通過在集成電 路內(nèi)部增加少量的邏輯電路實(shí)現(xiàn)對(duì)集成電路的自測試，能降低測試成本和以電路頻率進(jìn)行 測試，因此在工業(yè)界廣泛使用。日本專利No. 2007-240390A中公開了一種內(nèi)建自測試的示 例。該內(nèi)建自測試電路通過線性反饋移位寄存器（LFSR)產(chǎn)生測試向量，通過多輸入特征分 析器（MISR)對(duì)被測電路的測試響應(yīng)進(jìn)行壓縮，通過內(nèi)置的比較器來判斷最終的測試結(jié)果 為"通過"或"不合格"。
[0003] 圖1為傳統(tǒng)內(nèi)建自測試的方框圖。參照?qǐng)D1，內(nèi)建自測試電路包括測試激勵(lì)，被測 電路和測試響應(yīng)。其中，測試激勵(lì)由線性反饋移位寄存器10和移相器20組成；被測電路由 掃描鏈30和被測電路組合邏輯部分40組成；測試響應(yīng)由響應(yīng)壓縮器及與之相連的多輸入 特征分析器組成。該電路的測試激勵(lì)，通過線性反饋移位寄存器10偽隨機(jī)產(chǎn)生，然后由移 相器降低產(chǎn)生的數(shù)據(jù)之間的相關(guān)性。
[0004] 偽隨機(jī)產(chǎn)生測試向量存在的問題是故障覆蓋率不高，難以達(dá)到電路設(shè)計(jì)指標(biāo)要求 的故障覆蓋率。同時(shí)，用偽隨機(jī)的方法產(chǎn)生測試向量，線性反饋移位寄存器10在產(chǎn)生被測 電路所需的測試向量的過程中，不可避免地產(chǎn)生很多對(duì)被測電路無用的數(shù)據(jù)序列。產(chǎn)生大 量這些無用的數(shù)據(jù)序列，占用了大量的測試時(shí)間。
[0005] 確定性BIST，通常先采用線性反饋移位寄存器10產(chǎn)生偽隨機(jī)測試向量，偵測大多 數(shù)的易測故障。然后對(duì)剩下的少量難測故障，用自動(dòng)測試向量生成器（ATPG)產(chǎn)生確定性測 試向量，并壓縮存儲(chǔ)在BIST電路的ROM中。測試過程與設(shè)計(jì)過程互逆。首先，進(jìn)行確定性測 試向量測試。然后，用LFSR偽隨機(jī)產(chǎn)生測試向量對(duì)電路剩下的故障進(jìn)行測試。確定性BIST 測試的故障覆蓋率能夠達(dá)到電路制造并投入市場的要求，但是在偽隨機(jī)測試產(chǎn)生階段，存 在測試時(shí)間長的問題。同時(shí)，由于確定性BIST測試針對(duì)每個(gè)難測故障采用ATPG生成相應(yīng) 的難測向量，所以需要存儲(chǔ)的難測向量所占用的存儲(chǔ)單元多，使得集成電路內(nèi)建自測試電 路的面積開銷增大，集成電路量產(chǎn)成本增大。集成電路規(guī)模越大，晶體管數(shù)目越多，表現(xiàn)在 門級(jí)的固定故障的數(shù)目就越多，相應(yīng)的難測向量的數(shù)目也會(huì)隨之增大。每個(gè)難測向量都需 預(yù)先存儲(chǔ)在內(nèi)建自測試電路的存儲(chǔ)單元，但是集成電路中存儲(chǔ)單元增長的速度遠(yuǎn)遠(yuǎn)慢于晶 體管增長的速度，于是迫切需要尋找減少存儲(chǔ)單元使用面積的方法。目前常采用壓縮存儲(chǔ) 的方法以減少對(duì)存儲(chǔ)單元的需求。


【發(fā)明內(nèi)容】

[0006] (一）本發(fā)明要解決的問題：
[0007] 為了解決現(xiàn)有技術(shù)無用的數(shù)據(jù)序列占用了大量的測試時(shí)間的問題，同時(shí)為了解決 現(xiàn)有技術(shù)中確定性測試向量占用了大量的存儲(chǔ)單元的問題，本發(fā)明的目的是提供一種集成 電路內(nèi)建自測試所需測試向量的生成方法及電路。
[0008] (二）本發(fā)明的技術(shù)方案：
[0009] 本發(fā)明的第一方面提供一種集成電路內(nèi)建自測試所需測試向量的生成電路，包括 地址計(jì)數(shù)器、序列計(jì)數(shù)器、種子及多項(xiàng)式系數(shù)存儲(chǔ)單元、序列發(fā)生器、權(quán)重產(chǎn)生邏輯單元、四 選一數(shù)據(jù)選擇器、輸入寄存器、掃描鏈，其中：
[0010] 地址計(jì)數(shù)器，用于發(fā)送地址數(shù)據(jù)序列；
[0011] 序列計(jì)數(shù)器，用于發(fā)送數(shù)據(jù)序列；
[0012] 種子及多項(xiàng)式系數(shù)存儲(chǔ)單元與地址計(jì)數(shù)器連接，根據(jù)地址值發(fā)送預(yù)先存儲(chǔ)壓縮的 難測向量、易測向量的輸出值；
[0013] 序列發(fā)生器分別與序列計(jì)數(shù)器和種子及多項(xiàng)式系數(shù)存儲(chǔ)單元連接，接收難測向量 和易測向量的輸出值并在每個(gè)時(shí)鐘周期生成輸出2比特?cái)?shù)據(jù)；
[0014] 權(quán)重產(chǎn)生邏輯單元，用于在每個(gè)時(shí)鐘周期同時(shí)輸出4路數(shù)據(jù)值；
[0015] 四選一數(shù)據(jù)選擇器分別連接權(quán)重產(chǎn)生邏輯單元、序列發(fā)生器，利用2比特?cái)?shù)據(jù)來 選擇并輸出4路數(shù)據(jù)值中的一路數(shù)據(jù)；
[0016] 輸入寄存器與四選一數(shù)據(jù)選擇器連接，用于寄存0或1的數(shù)據(jù)組合，并經(jīng)過η個(gè)時(shí) 鐘周期裝載更新數(shù)據(jù)，η的值的大小等于被測電路輸入個(gè)數(shù)；
[0017] 掃描鏈分別與輸入寄存器以及被測電路組合邏輯單元連接，用于在每個(gè)時(shí)鐘周期 以串行或并行的方式接收更新數(shù)據(jù)和組合邏輯響應(yīng)數(shù)據(jù)并輸出更新變化的數(shù)據(jù)；
[0018] 被測電路與掃描鏈連接，接收更新變化的數(shù)據(jù)值產(chǎn)生測試響應(yīng)，當(dāng)有效的所有測 試響應(yīng)與預(yù)期設(shè)定的被測電路測試響應(yīng)相符，則表明被測電路沒有故障。
[0019] 本發(fā)明的第二方面提供一種集成電路內(nèi)建自測試所需測試向量的生成電路，包括 序列發(fā)生器、權(quán)重產(chǎn)生邏輯單元、四選一數(shù)據(jù)選擇器、輸入寄存器以及掃描鏈，其中：
[0020] 序列發(fā)生器，用于發(fā)送多路2比特?cái)?shù)據(jù)；
[0021] 權(quán)重產(chǎn)生邏輯單元，用于在每個(gè)時(shí)鐘周期同時(shí)輸出4路數(shù)據(jù)值；
[0022] 多個(gè)四選一數(shù)據(jù)選擇器分別與序列發(fā)生器、權(quán)重產(chǎn)生邏輯單元連接，利用2比特 數(shù)據(jù)選擇并輸出4路數(shù)據(jù)值中的一路數(shù)據(jù)值；
[0023] 輸入寄存器與多個(gè)四選一數(shù)據(jù)選擇器連接，用于寄存0或1數(shù)據(jù)，并經(jīng)過1個(gè)時(shí)鐘 周期后裝載更新的數(shù)據(jù)；
[0024] 多個(gè)掃描鏈分別與輸入寄存器、被測電路組合邏輯單元連接，用于在每個(gè)時(shí)鐘周 期以串行或并行的方式接收輸入寄存器中的更新數(shù)據(jù)和組合邏輯響應(yīng)數(shù)據(jù)并輸出更新變 化的數(shù)據(jù)；
[0025] 被測電路與掃描鏈連接，利用更新數(shù)據(jù)的變化得到測試響應(yīng)，當(dāng)有效的所有測試 響應(yīng)與預(yù)期設(shè)定的被測電路測試響應(yīng)相符，則表明被測電路無故障。
[0026] 本發(fā)明的第三方面提供一種集成電路內(nèi)建自測試所需測試向量生成方法，包括步 驟如下：
[0027] 步驟S1 :開始預(yù)處理，由計(jì)算機(jī)對(duì)集成電路的難測向量和易測向量分別經(jīng)過分類 加權(quán)、二維權(quán)重映射集變換為一維權(quán)重映射集、比特流壓縮及解線性方程組計(jì)算，得到被測 電路原始測試向量的壓縮數(shù)據(jù)；
[0028] 步驟S2 :將被測電路原始測試向量的壓縮數(shù)據(jù)存儲(chǔ)于種子及多項(xiàng)式系數(shù)存儲(chǔ)單 元中；
[0029] 步驟S3 :序列發(fā)生器將被測電路原始測試向量的壓縮數(shù)據(jù)經(jīng)過線性反饋移位，產(chǎn) 生新的權(quán)重選擇數(shù)據(jù)；在每個(gè)時(shí)鐘周期后輸出一組新的2比特?cái)?shù)據(jù)；
[0030] 步驟S4 :四選一數(shù)據(jù)選擇器根據(jù)一組新的2比特?cái)?shù)據(jù)控制值，選擇并輸出權(quán)重產(chǎn) 生邏輯4路中的一路輸出值；
[0031] 步驟S5 :將權(quán)重產(chǎn)生邏輯4路中的一路輸出值串行或并行地裝載進(jìn)輸入寄存器； 在串行的裝載方式下，經(jīng)過η個(gè)時(shí)鐘周期后，η比特的輸入寄存器中即有一組η比特的數(shù)據(jù) 值，這η比特的數(shù)據(jù)值即是一個(gè)測試向量，其中η的值的大小等于被測電路輸入個(gè)數(shù)；在并 行的裝載方式下，經(jīng)過一個(gè)時(shí)鐘周期后，η比特的輸入寄存器中即有一組η比特的數(shù)據(jù)值， 這η比特的數(shù)據(jù)值即是一個(gè)測試向量；
[0032] 步驟S6 :被測電路的掃描鏈與每個(gè)測試向量交互，生成并輸出實(shí)際的測試響應(yīng)； 將被測電路實(shí)際的測試響應(yīng)與被測電路預(yù)期的測試響應(yīng)相比較，如果比較結(jié)果相同則被測 電路無故障，則轉(zhuǎn)步驟S7,如果比較結(jié)果不相同則被測電路有故障，則轉(zhuǎn)步驟S9 ;
[0033] 步驟S7 :判斷序列計(jì)數(shù)器中的計(jì)數(shù)值是否與序列計(jì)數(shù)器中預(yù)定的計(jì)數(shù)值相同，若 序列計(jì)數(shù)器中的計(jì)數(shù)值與序列計(jì)數(shù)器中預(yù)定的計(jì)數(shù)值不同，則返回步驟S3繼續(xù)執(zhí)行；若序 列計(jì)數(shù)器中的計(jì)數(shù)值與序列計(jì)數(shù)器中預(yù)定的計(jì)數(shù)值相同，則將比特流壓縮、解線性方程組 的壓縮數(shù)據(jù)的解壓縮完畢，轉(zhuǎn)入步驟S8 ;
[0034] 步驟S8 :判斷地址計(jì)數(shù)器中的計(jì)數(shù)值是否與地址計(jì)數(shù)器中預(yù)定的計(jì)數(shù)值相同，若 地址計(jì)數(shù)器中的計(jì)數(shù)值與地址計(jì)數(shù)器中預(yù)定的計(jì)數(shù)值不同，則返回步驟S2繼續(xù)執(zhí)行；若地 址計(jì)數(shù)器中的計(jì)數(shù)值與地址計(jì)數(shù)器中預(yù)定的計(jì)數(shù)值相同，則將被測電路原始測試向量解壓 縮完畢，也即被測電路的所有測試向量產(chǎn)生完畢；
[0035] 步驟S9:結(jié)束。
[0036] (三）本發(fā)明的有益效果：
[0037] 本發(fā)明能產(chǎn)生集成電路自測試時(shí)所需的易測向量和難測向量，其以更短的測試時(shí) 間、更省的存儲(chǔ)空間，達(dá)到理想的故障覆蓋率。本發(fā)明實(shí)施例由于采用了分類加權(quán)的測試產(chǎn) 生技術(shù)，產(chǎn)生易測向量的所有子類測試向量的概率增大，產(chǎn)生有效的易測向量的概率增大， 也即線性反饋移位寄存器產(chǎn)生的無效的易測向量的個(gè)數(shù)減少，使得易測向量的測試時(shí)間縮 短，降低了時(shí)間成本。本發(fā)明實(shí)施例由于對(duì)難測向量采用分類加權(quán)、比特流壓縮、解線性方 程組壓縮，使得原來總共y比特的難測向量集，只需存儲(chǔ)Ζ比特的數(shù)據(jù)到種子及多項(xiàng)式存儲(chǔ) 單元，即可由集成電路內(nèi)建自測試測試向量生成電路完全解壓出來。Z的值大小遠(yuǎn)遠(yuǎn)小于 y。需要存儲(chǔ)在內(nèi)建自測試電路ROM中的存儲(chǔ)單元減少，節(jié)省了內(nèi)建自測試電路的硬件開 銷，降低了集成電路制造的成本。

【專利附圖】

【附圖說明】
[0038] 圖1為現(xiàn)有技術(shù)中集成電路內(nèi)建自測試的測試電路結(jié)構(gòu)圖；
[0039] 圖2為本發(fā)明的集成電路內(nèi)建自測試所需測試向量生成電路的結(jié)構(gòu)示意圖；
[0040] 圖3為本發(fā)明另一種集成電路內(nèi)建自測試所需測試向量生成電路的結(jié)構(gòu)示意圖；
[0041] 圖4為本發(fā)明實(shí)施例中序列發(fā)生器的電路示意圖；
[0042] 圖5為本發(fā)明實(shí)施例中加權(quán)邏輯的電路示意圖；
[0043] 圖6集成電路內(nèi)建自測試所需測試向量的生成方法的流程圖；
[0044] 圖7為本發(fā)明實(shí)施例中比特流壓縮解線性方程組的流程圖；
[0045] 圖8為圖7中分類加權(quán)算法的流程圖；

【具體實(shí)施方式】
[0046] 為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照 附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說明。
[0047] 如圖2示出本發(fā)明第一種集成電路內(nèi)建自測試所需測試向量的生成電路100的結(jié) 構(gòu)框圖，參照?qǐng)D2示出本發(fā)明所述的裝置的實(shí)施例是采用混合模式內(nèi)建自測試測試向量產(chǎn) 生電路100的方框圖，所述混合模式是既有隨機(jī)測試產(chǎn)生，也有確定性測試產(chǎn)生，也即本發(fā) 明的2個(gè)測試階段。參照?qǐng)D2,內(nèi)建自測試測試向量產(chǎn)生電路100包括地址計(jì)數(shù)器110、序 列計(jì)數(shù)器120、種子及多項(xiàng)式系數(shù)存儲(chǔ)單元130、序列發(fā)生器140、權(quán)重產(chǎn)生邏輯單元150、四 選一數(shù)據(jù)選擇器160、輸入寄存器170、掃描鏈180。
[0048] 地址計(jì)數(shù)器110,用于發(fā)送地址數(shù)據(jù)序列；
[0049] 序列計(jì)數(shù)器120,用于發(fā)送數(shù)據(jù)序列號(hào)；
[0050] 種子及多項(xiàng)式系數(shù)存儲(chǔ)單元130與地址計(jì)數(shù)器110連接，根據(jù)地址值發(fā)送預(yù)先存 儲(chǔ)壓縮的難測向量、預(yù)先存儲(chǔ)的被測電路的易測向量的輸出值；
[0051] 序列發(fā)生器140分別與序列計(jì)數(shù)器120和種子及多項(xiàng)式系數(shù)存儲(chǔ)單元130連接， 接收難測向量和易測向量的輸出值并在每個(gè)時(shí)鐘周期生成輸出2比特?cái)?shù)據(jù)；
[0052] 權(quán)重產(chǎn)生邏輯單元150,用于在每個(gè)時(shí)鐘周期同時(shí)輸出4路數(shù)據(jù)值；這4路都是0、 1數(shù)據(jù)，這4路數(shù)據(jù)值可能的組合為{0001，0011，0101，0111};
[0053] 四選一數(shù)據(jù)選擇器160分別連接權(quán)重產(chǎn)生邏輯單元150、序列發(fā)生器140,利用2 比特?cái)?shù)據(jù)來選擇并輸出4路數(shù)據(jù)值中的一路數(shù)據(jù)；
[0054] 輸入寄存器170與四選一數(shù)據(jù)選擇器160連接，用于寄存0或1數(shù)據(jù)，并經(jīng)過η個(gè) 時(shí)鐘周期裝載更新數(shù)據(jù)，η的值的大小等于被測電路輸入個(gè)數(shù)；
[0055] 掃描鏈180分別與輸入寄存器170以及被測電路組合邏輯單元190連接，用于在 每個(gè)時(shí)鐘周期以串行或并行的方式接收更新數(shù)據(jù)和組合邏輯響應(yīng)數(shù)據(jù)并輸出更新變化的 數(shù)據(jù)；
[0056] 被測電路190與掃描鏈180連接，接收更新變化的數(shù)據(jù)值產(chǎn)生測試響應(yīng)，當(dāng)有效的 所有測試響應(yīng)與預(yù)期設(shè)定的存儲(chǔ)在被測電路ROM中的測試響應(yīng)相符，則表明被測電路無故 障；當(dāng)存在有效的測試響應(yīng)與預(yù)期設(shè)定的測試響應(yīng)不相符，則表明被測電路有故障。
[0057] 序列發(fā)生器140包括兩個(gè)移位寄存器組，始終由兩個(gè)移位寄存器組各自的最后一 個(gè)寄存器產(chǎn)生輸出四選一數(shù)據(jù)選擇器的2比特控制位。
[0058] 序列發(fā)生器140的一個(gè)具體實(shí)施電路圖如圖4所示。主要由異或門、反饋連接和 寄存器組成。
[0059] 內(nèi)建自測試測試向量產(chǎn)生電路100通過掃描鏈180對(duì)被測電路190的組合邏輯進(jìn) 行測試時(shí)，分成兩個(gè)階段進(jìn)行。第一階段，進(jìn)行確定性測試。預(yù)先在工作站或個(gè)人電腦中， 用自動(dòng)測試向量產(chǎn)生器（ATPG)產(chǎn)生被測電路的難測向量。通過對(duì)難測向量進(jìn)行分類加權(quán)、 比特流壓縮以及解線性方程組，得到壓縮后的難測向量集合。將這些經(jīng)過壓縮的難測向量 預(yù)先存儲(chǔ)在種子及多項(xiàng)式系數(shù)存儲(chǔ)單元130中。測試時(shí)，地址計(jì)數(shù)器110取出種子及多項(xiàng) 式系數(shù)存儲(chǔ)單元130中的數(shù)據(jù)序列，并行裝載到序列發(fā)生器140中。序列發(fā)生器140在每 個(gè)時(shí)鐘周期同時(shí)輸出2比特?cái)?shù)據(jù)到四選一數(shù)據(jù)選擇器160。權(quán)重產(chǎn)生邏輯單元150在每個(gè) 時(shí)鐘周期同時(shí)輸出4路值。四選一數(shù)據(jù)選擇器160根據(jù)序列發(fā)生器140輸出的2比特?cái)?shù)據(jù) 來選擇輸出權(quán)重產(chǎn)生邏輯4路輸出值中的一路。經(jīng)過η個(gè)時(shí)鐘周期，四選一數(shù)據(jù)選擇器160 的輸出將輸入寄存器170裝載了新的值，時(shí)鐘周期數(shù)等于被測電路輸入個(gè)數(shù)。掃描鏈180 在每個(gè)時(shí)鐘周期可以串行或并行地接收來自輸入寄存器170的輸出值。掃描鏈180中的值 在變化，被測電路190會(huì)有測試響應(yīng)。若有效的所有測試響應(yīng)與預(yù)期的測試響應(yīng)相符，則表 明ATPG所產(chǎn)生被測電路的難測向量所能測試的故障沒有發(fā)生。
[0060] 難測向量所能測試的故障沒有發(fā)生，則可以繼續(xù)進(jìn)行第二階段的偽隨機(jī)加權(quán)測 試。若難測向量所能測試的故障被檢測出來，則表明電路有故障，不能進(jìn)入市場。預(yù)先在工 作站或個(gè)人電腦中，用ATPG偽隨機(jī)產(chǎn)生被測電路的測試向量。這些測試向量即被測電路的 易測向量。通過對(duì)易測向量進(jìn)行合理分類，得到預(yù)先存儲(chǔ)在種子及多項(xiàng)式系數(shù)存儲(chǔ)單元130 中的數(shù)據(jù)集合。測試時(shí)，地址計(jì)數(shù)器110取出種子及多項(xiàng)式系數(shù)存儲(chǔ)單元130中的數(shù)據(jù)序 列，并行裝載到序列發(fā)生器140中。序列發(fā)生器140在每個(gè)時(shí)鐘周期同時(shí)輸出2比特?cái)?shù)據(jù) 到四選一數(shù)據(jù)選擇器160。權(quán)重產(chǎn)生邏輯單元150在每個(gè)時(shí)鐘周期同時(shí)輸出4路值。四選 一數(shù)據(jù)選擇器160根據(jù)序列發(fā)生器140輸出的2比特?cái)?shù)據(jù)來選擇輸出權(quán)重產(chǎn)生邏輯4路輸 出值中的一路。經(jīng)過η個(gè)時(shí)鐘周期，四選一數(shù)據(jù)選擇器160的輸出將輸入寄存器170裝載 了新的值，時(shí)鐘周期數(shù)等于被測電路輸入個(gè)數(shù)。掃描鏈180在每個(gè)時(shí)鐘周期可以串行或并 行地接收來自輸入寄存器170的輸出值。掃描鏈180中的值在變化，被測電路190會(huì)有測 試響應(yīng)。若有效的所有測試響應(yīng)與預(yù)期的測試響應(yīng)相符，則表明ATPG所產(chǎn)生被測電路的有 效易測向量所能測試的故障沒有發(fā)生。
[0061] 在測試的第一階段即難測向量測試階段，經(jīng)過權(quán)重產(chǎn)生邏輯單元150的加權(quán)，四 選一數(shù)據(jù)選擇器160會(huì)輸出一些原本預(yù)定在第二階段即易測向量測試階段產(chǎn)生的有效易 測向量。所以第二階段，這些已經(jīng)產(chǎn)生過的有效易測向量，不用再輸入給被測電路190進(jìn)行 測試。實(shí)際上，在電腦上通過編寫程序?qū)y試數(shù)據(jù)進(jìn)行壓縮預(yù)處理時(shí)，會(huì)進(jìn)行相應(yīng)的處理， 也即對(duì)易測測試向量進(jìn)行壓縮時(shí)，摘除掉這些已經(jīng)產(chǎn)生過的有效易測向量。
[0062] 在測試的第二階段，若給測試向量分的類別數(shù)過多，則需要的測試時(shí)間會(huì)很短，但 需要的種子及多項(xiàng)式系數(shù)存儲(chǔ)單元130占用過多的集成電路面積開銷。因此，需要根據(jù)具 體的電路，在縮短測試時(shí)間和減小集成電路面積開銷這兩個(gè)需要優(yōu)化的目標(biāo)之間進(jìn)行折中 處理。所述折中處理是給出一個(gè)評(píng)價(jià)函數(shù)h(m) =a*T(m)+b*area(m)。其中，m為分類后的 類別數(shù)。a和b為影響因子，計(jì)算時(shí)針對(duì)具體的被測電路以及能接受的測試時(shí)間范圍給出估 算值，T(m)為測試時(shí)間，area(m)為針對(duì)被測電路自測試而增加的面積開銷。T(m)時(shí)間越 長，測試成本越高，集成電路投入市場日期也會(huì)越晚。area (m)越大，集成電路量產(chǎn)成本越 高。a和b的值的和等于1,且a e [0, 1], b e [0, 1]。m的值增大時(shí),T(m)的值會(huì)減小，但 是area(m)的值會(huì)增大。所以折中處理的做法就是調(diào)整m的大小，找出一個(gè)min(h(m))，使 得h(m)的值最小。
[0063] 圖3為本發(fā)明提供的第二種集成電路內(nèi)建自測試所需測試向量生成電路200,本 發(fā)明示范的實(shí)施例采用混合模式內(nèi)建自測試電路200的方框圖。其與內(nèi)建自測試電路100 的區(qū)別是，采用并行的方式裝置掃描鏈，進(jìn)一步縮短測試時(shí)間。但是進(jìn)一步增加了集成電路 面積開銷。因此，也需要根據(jù)具體的電路和要求，在縮短測試時(shí)間和減小集成電路面積開銷 這兩個(gè)目標(biāo)之間，選擇合適的策略。
[0064] 第二種內(nèi)建自測試測試向量產(chǎn)生裝置200包括序列發(fā)生器210、權(quán)重產(chǎn)生邏輯單 元230、四選一數(shù)據(jù)選擇器220、輸入寄存器240以及掃描鏈250,其中：
[0065] 序列發(fā)生器210,用于發(fā)送多路2比特?cái)?shù)據(jù)；其由移位寄存器組211和212組成。 移位寄存器組211的最后一個(gè)寄存器的輸出與移位寄存器組212的第一個(gè)寄存器的輸入相 連；
[0066] 權(quán)重產(chǎn)生邏輯單元230,用于在每個(gè)時(shí)鐘周期同時(shí)輸出4路數(shù)據(jù)值；
[0067] 多個(gè)四選一數(shù)據(jù)選擇器220分別與序列發(fā)生器210、權(quán)重產(chǎn)生邏輯單元230連接， 利用2比特?cái)?shù)據(jù)選擇并輸出4路數(shù)據(jù)值中的一路數(shù)據(jù)值；
[0068] 輸入寄存器240與多個(gè)四選一數(shù)據(jù)選擇器220連接，用于寄存0或1數(shù)據(jù)，并經(jīng)過 1個(gè)時(shí)鐘周期后裝載更新的數(shù)據(jù)；
[0069] 多個(gè)掃描鏈250分別與輸入寄存器240、被測電路組合邏輯單元260連接，用于在 每個(gè)時(shí)鐘周期以串行或并行的方式接收輸入寄存器240中的更新數(shù)據(jù)和組合邏輯響應(yīng)數(shù) 據(jù)并輸出更新變化的數(shù)據(jù)；
[0070] 被測電路260與掃描鏈250連接，利用更新數(shù)據(jù)的變化得到測試響應(yīng)，當(dāng)有效的 所有測試響應(yīng)與預(yù)期設(shè)定的存儲(chǔ)在被測電路ROM中的測試響應(yīng)相符，則表明被測電路無故 障；當(dāng)存在有效的測試響應(yīng)與預(yù)期設(shè)定的測試響應(yīng)不相符，則表明被測電路有故障。其中：
[0071] 序列發(fā)生器210包括移位寄存器組211和移位寄存器組212,其中：
[0072] 由移位寄存器組211和移位寄存器組212的最后一個(gè)寄存器產(chǎn)生輸出第一個(gè)四選 一數(shù)據(jù)選擇器220的2比特控制位；
[0073] 由移位寄存器組211和移位寄存器組212的右起第二個(gè)寄存器產(chǎn)生輸出第二個(gè)四 選一數(shù)據(jù)選擇器220的2比特控制位；
[0074] 由移位寄存器組211和移位寄存器組212的左起第一個(gè)寄存器產(chǎn)生輸出左起第一 個(gè)四選一數(shù)據(jù)選擇器220的2比特控制位。
[0075] 序列發(fā)生器210中的寄存器個(gè)數(shù)是被測電路260的電路輸入個(gè)數(shù)的2倍。四選一 數(shù)據(jù)選擇器220的個(gè)數(shù)是序列發(fā)生器210中的寄存器個(gè)數(shù)的一半。權(quán)重產(chǎn)生邏輯單元230 輸出4路數(shù)據(jù)，這4路數(shù)據(jù)具有如下特性：在大樣本統(tǒng)計(jì)的情況下，為1的概率分別為：0、 1、0.25、0. 75。這4路數(shù)據(jù)同時(shí)輸出給所有的四選一數(shù)據(jù)選擇器220。內(nèi)建自測試電路200 中的右邊第一個(gè)四選一數(shù)據(jù)選擇器220的2比特控制位分別由序列發(fā)生器210中的移位寄 存器組211和移位寄存器組212的最后一個(gè)寄存器輸出產(chǎn)生。內(nèi)建自測試電路200中的右 起第二個(gè)四選一數(shù)據(jù)選擇器220的2比特控制位分別由序列發(fā)生器210中的移位寄存器組 211和移位寄存器組212的右起第二個(gè)寄存器輸出產(chǎn)生。依次類推，內(nèi)建自測試電路200中 的左起第一個(gè)四選一數(shù)據(jù)選擇器220的2比特控制位分別由序列發(fā)生器210中的移位寄存 器組211和移位寄存器組212的左起第一個(gè)寄存器輸出產(chǎn)生。
[0076] 四選一數(shù)據(jù)選擇器220根據(jù)序列發(fā)生器210輸出的2比特?cái)?shù)據(jù)來選擇輸出權(quán)重產(chǎn) 生邏輯4個(gè)輸出值中的一個(gè)。經(jīng)過1個(gè)時(shí)鐘周期，四選一數(shù)據(jù)選擇器220的輸出將輸入寄 存器240裝載了新的值。掃描鏈250在每個(gè)時(shí)鐘周期可以串行或并行地接收來自輸入寄存 器240的輸出值。掃描鏈250中的值在變化，被測電路260會(huì)有測試響應(yīng)。若有效的所有 測試響應(yīng)與預(yù)期的測試響應(yīng)相符，則表明ATPG所產(chǎn)生被測電路的測試向量所能測試的故 障沒有發(fā)生。若故障覆蓋率達(dá)到要求，則認(rèn)為電路通過了測試。
[0077] 圖4為圖2中的序列發(fā)生器140和圖3中的序列發(fā)生器210的內(nèi)部結(jié)構(gòu)的示意圖。 序列發(fā)生器140包括：異或門141、反饋連接142以及寄存器143。其中：異或門141與反饋 連接142以及寄存器143相連，接收來自寄存器143的輸出值，異或門141經(jīng)過異或后，將 異或得到的值輸出給寄存器143。
[0078] 序列發(fā)生器140由2倍電路輸入個(gè)數(shù)的寄存器143組成，圖4中以每組4個(gè)寄存 器作為示意，共2組寄存器組。2組寄存器共同組成線性反饋移位寄存器。線性反饋移位寄 存器，也即序列發(fā)生器140,由異或門141、反饋連接142以及寄存器143組成。對(duì)于k位的 序列發(fā)生器140生成的數(shù)據(jù)序列Xk,Xk = ......cKxK ;cK為序列發(fā)生器的反饋連接， xK為寄存器中的值，實(shí)施時(shí)選擇k = 8位的序列發(fā)生器140,其所生成的數(shù)據(jù)序列X8可用 多項(xiàng)式來表不：
[0079] X8 = 00X0+0^^02X3+03X3+04X4+05X5+00X0+07X7+08X8,
[0080] 其中，j屬于0-k中的任一值，Cj表示反饋系數(shù)有無構(gòu)成反饋連接142, Cj = 0表 示不存在反饋接入，Cj = 1表示有反饋存在。其中，圖4中的反饋連接142只是示意圖，不 是電路中的真實(shí)器件；真實(shí)的反饋連接142可由晶體管或者與非門或者寄存器實(shí)現(xiàn)。
[0081] 設(shè)序列發(fā)生器140中寄存器的初始值為"11010010"，反饋系數(shù)C = {c。，q，c2, c3, c4, c5, c6, c7, c8} = {1，0, 0, 0, 0, 1，0, 0, 1};則，根據(jù)數(shù)據(jù)序列的多項(xiàng)式 可知，下一個(gè)時(shí)鐘周期的上升沿到來時(shí)，序列發(fā)生器140中各個(gè)寄存器輸出的值為 "01101001"，再下一個(gè)時(shí)鐘周期的上升沿到來時(shí)，序列發(fā)生器140中各個(gè)寄存器輸出的值 為"10110100"，接著幾個(gè)時(shí)鐘周期的上升沿到來時(shí)，序列發(fā)生器140中各個(gè)寄存器輸出的 值為 "11011010"，"01101101"，"00110110"，"10011011"，依此類推。
[0082] 根據(jù)上面的例子，序列發(fā)生器140中輸出到內(nèi)建自測試電路100中四選一數(shù)據(jù)選 擇器160的2比特?cái)?shù)據(jù)依次為：(0, 1)，（1，0)，（1，0)，（0, 1)，（1，0)，（1，1)，后面的數(shù)根據(jù)此 規(guī)則類推，每對(duì)數(shù)都是在不同的時(shí)鐘周期產(chǎn)生的。序列發(fā)生器210中輸出到內(nèi)建自測試電 路200中四選一數(shù)據(jù)選擇器220的2比特?cái)?shù)據(jù)依次為：(0, 1)，（1，0)，（1，0)，（0, 1)，（1，0)， (1，1)。后面的數(shù)根據(jù)此規(guī)則類推，每對(duì)數(shù)都是在同一個(gè)時(shí)鐘周期內(nèi)產(chǎn)生的。
[0083] 圖5為內(nèi)建自測試電路100中權(quán)重產(chǎn)生邏輯150的一個(gè)實(shí)施例，包括：異或門154、 寄存器組153、與門152、以及或門151，其中：異或門154的2個(gè)輸入端與寄存器組153的 輸出端相連，異或門154的輸出端與寄存器組153的輸入端相連；寄存器組153中的寄存器 依次首尾相連：前一個(gè)寄存器的輸出端連接后一個(gè)寄存器的輸入端。與門152接收2個(gè)寄 存器的輸出，并將相與的結(jié)果輸出給或門151?；蜷T151和與門152以及寄存器組153中的 一個(gè)寄存器相連，輸出值作為權(quán)重產(chǎn)生邏輯的一路輸出值，且這一路輸出值對(duì)應(yīng)的權(quán)重值 為 0· 75。
[0084] 5個(gè)寄存器153與異或門154組成以本原多項(xiàng)式形式進(jìn)行反饋連接的線性反饋移 位寄存器。根據(jù)本原多項(xiàng)式的性質(zhì)可知，其中每個(gè)寄存器在經(jīng)過一定數(shù)量的時(shí)鐘周期后，所 產(chǎn)生的0和1的個(gè)數(shù)，經(jīng)過統(tǒng)計(jì)，近似各占0和1的個(gè)數(shù)總和的一半，也即0和1近似隨機(jī) 產(chǎn)生。所以與門152相連的2個(gè)寄存器的輸出為1的概率都是50%，經(jīng)過與門152相與后， 與門152輸出為1的概率為0.25,與門152輸出為0的概率為0.75。同理，或門151的輸 出為1的概率是50% +25%= 0. 75 ;或門151的輸出為0的概率是1-0. 75 = 0. 25。
[0085] 權(quán)重產(chǎn)生邏輯150產(chǎn)生的4路輸出分別具有權(quán)重，依次為0、0. 25、0. 75以及1，表 示的是每路輸出為1的概率。內(nèi)建自測試電路200中權(quán)重產(chǎn)生邏輯230輸出的值也依次具 有權(quán)重：〇、〇. 25、0. 75以及1。實(shí)際電路中必須避免0. 25和0. 75這兩個(gè)權(quán)重對(duì)應(yīng)的輸出值 具有相關(guān)性。實(shí)際電路中〇權(quán)重的產(chǎn)生，可以通過將線直接連到地（GND)來實(shí)現(xiàn)；1權(quán)重的 產(chǎn)生，可以通過將線直接連到電（VCC)來實(shí)現(xiàn)。
[0086] 如圖6集成電路內(nèi)建自測試所需測試向量的生成方法的流程圖，所需測試向量生 成步驟包括如下：
[0087] 步驟S1 :開始預(yù)處理，由計(jì)算機(jī)對(duì)集成電路的難測向量和易測向量分別經(jīng)過分類 加權(quán)、二維權(quán)重映射集變換為一維權(quán)重映射集、比特流壓縮及解線性方程組計(jì)算，得到被測 電路原始測試向量的壓縮數(shù)據(jù)；
[0088] 步驟S2 :將被測電路原始測試向量的壓縮數(shù)據(jù)存儲(chǔ)于種子及多項(xiàng)式系數(shù)存儲(chǔ)單 元中；
[0089] 從種子及多項(xiàng)式系數(shù)存儲(chǔ)單元取出數(shù)據(jù)輸出到序列發(fā)生器；種子及多項(xiàng)式系數(shù)存 儲(chǔ)單元中存儲(chǔ)的數(shù)據(jù)是：集成電路的難測向量和易測向量分別經(jīng)過分類加權(quán)、二維權(quán)重映 射集變換為一維權(quán)重映射集、比特流壓縮、解線性方程組計(jì)算后，生成被測電路原始測試向 量的壓縮數(shù)據(jù)；其中，難測向量和易測向量的分類加權(quán)算法流程相同，但算法中的評(píng)價(jià)函數(shù) 不同；難測向量的分類加權(quán)算法的評(píng)價(jià)函數(shù)= η?ηφ?Χ^，C2, ......，Cm))。其中，Q表示 難測向量分類后的第i類向量集。tUCpCy……，Cm) =m，表示難測向量分類后的類別數(shù)。 m〈=難測向量的個(gè)數(shù)，i是向量集的序號(hào)，i = 1，2, 3,…m。；易測向量的分類加權(quán)算法的 評(píng)價(jià)函數(shù)4=!1^11(以(：1，（：2,……，C m))。其中，Q表示易測向量分類后的第i類向量集。 t (〇!，0；,,......,0=1^+1^+......tm，表示產(chǎn)生所有易測向量所需的總的時(shí)鐘周期數(shù)。m表示 易測向量分類后的類別數(shù)，h表示產(chǎn)生第i類內(nèi)的所有易測向量所需的總的時(shí)鐘周期數(shù)。
[0090] 在PC機(jī)上編寫C語言程序，實(shí)現(xiàn)分類加權(quán)、二維權(quán)重映射集變換為一維權(quán)重映射 集、比特流壓縮、解線性方程組這4步計(jì)算，該系列程序的初始輸入是被測電路的難測向量 和易測向量。該系列程序的最終輸出是該被測電路的難測向量和易測向量的壓縮數(shù)據(jù)。該 壓縮數(shù)據(jù)存在種子及多項(xiàng)式系數(shù)存儲(chǔ)單元。對(duì)所述一維權(quán)重映射集結(jié)合比特流壓縮、解線 性方程組壓縮這兩種技術(shù)進(jìn)一步壓縮，使得種子及多項(xiàng)式系數(shù)存儲(chǔ)單元中少量的數(shù)據(jù)，經(jīng) 過序列發(fā)生器就能產(chǎn)生大量需要的權(quán)重映射集。
[0091] 步驟S3 :序列發(fā)生器將被測電路原始測試向量的壓縮數(shù)據(jù)經(jīng)過線性反饋移位，產(chǎn) 生新的權(quán)重選擇數(shù)據(jù)；在每個(gè)時(shí)鐘周期后輸出一組新的2比特?cái)?shù)據(jù)；
[0092] 步驟S4 :四選一數(shù)據(jù)選擇器根據(jù)一組新的2比特?cái)?shù)據(jù)控制值，選擇并輸出權(quán)重產(chǎn) 生邏輯4路中的一路輸出值。
[0093] 步驟S5 :將權(quán)重產(chǎn)生邏輯4路中的一路輸出值串行或并行地裝載進(jìn)輸入寄存器；
[0094] 在串行的裝載方式下，經(jīng)過η個(gè)時(shí)鐘周期后，η比特的輸入寄存器中即有一組η比 特的數(shù)據(jù)值，這η比特的數(shù)據(jù)值即是一個(gè)測試向量，其中η的值的大小等于被測電路輸入個(gè) 數(shù)；在并行的裝載方式下，經(jīng)過一個(gè)時(shí)鐘周期后，η比特的輸入寄存器中即有一組η比特的 數(shù)據(jù)值，這η比特的數(shù)據(jù)值即是一個(gè)測試向量。
[0095] 步驟S6 :測試向量輸出到被測電路的掃描鏈中；被測電路的掃描鏈將與測試向量 進(jìn)行交互，生成并輸出實(shí)際的測試響應(yīng)，將被測電路實(shí)際的測試響應(yīng)與被測電路預(yù)期的測 試響應(yīng)相比較，如果比較結(jié)果相同則被測電路無故障，則轉(zhuǎn)步驟S7,如果比較結(jié)果不相同則 被測電路有故障，則轉(zhuǎn)步驟S9 ;
[0096] 步驟S7 :判斷序列計(jì)數(shù)器中的計(jì)數(shù)值是否與序列計(jì)數(shù)器中預(yù)定的計(jì)數(shù)值相同，若 序列計(jì)數(shù)器中的計(jì)數(shù)值與序列計(jì)數(shù)器中預(yù)定的計(jì)數(shù)值不同，則返回步驟S3繼續(xù)執(zhí)行；若序 列計(jì)數(shù)器中的計(jì)數(shù)值與序列計(jì)數(shù)器中預(yù)定的計(jì)數(shù)值相同，則將比特流壓縮、解線性方程組 壓縮向量對(duì)應(yīng)的解壓縮完畢，轉(zhuǎn)入步驟S8 ;
[0097] 步驟S8 :判斷地址計(jì)數(shù)器中的計(jì)數(shù)值是否與地址計(jì)數(shù)器中預(yù)定的計(jì)數(shù)值相同，若 地址計(jì)數(shù)器中的計(jì)數(shù)值與地址計(jì)數(shù)器中預(yù)定的計(jì)數(shù)值不同，則返回步驟S2繼續(xù)執(zhí)行。若地 址計(jì)數(shù)器中的計(jì)數(shù)值與地址計(jì)數(shù)器中預(yù)定的計(jì)數(shù)值相同，則將被測電路原始測試向量解壓 縮完畢，也即被測電路的所有測試向量產(chǎn)生完畢；
[0098] 步驟S9:結(jié)束。
[0099] 采用分類加權(quán)算法是使用很少的種子向量，經(jīng)過序列發(fā)生器、權(quán)重產(chǎn)生邏輯單元 和四選一數(shù)據(jù)選擇器的加權(quán)后，產(chǎn)生出測試向量。
[0100] 比特流壓縮后解方程組的算法流程圖2000如圖7所示。參照?qǐng)D7,先將二維權(quán)重 映射集變換成一維權(quán)重映射集（步驟2100)，以便于進(jìn)行比特流壓縮以及后續(xù)的解線性方 程組壓縮。上例中的2個(gè)權(quán)重映射集W1、W2可以表示如下：
[0101] W1 = {10111110111111111100000000000000011, 100000011111111111000000000 00001100}；
[0102] W2 = {11001101101000000000000100011100111,110111011010000000000000000 00000000}·
[0103] 對(duì)上述兩個(gè)一維權(quán)重映射集進(jìn)行比特流壓縮（步驟2200)，壓縮后的比特流為：
[0104] {10111110111111111100000000000000011100000011111111111000000000000011 00110110100000000000010001110011111011101101000000000000000000000000}將壓縮后 的比特流轉(zhuǎn)化成方程組（步驟2300)，計(jì)算出方程組的解X為（步驟2400):
[0105] X = {0 00000011101010101 11 0101000110111 001011 10 10001111011001010000 11 0010101}；
[0106] 比特流壓縮轉(zhuǎn)化成方程組的舉例如下：
[0107] 假設(shè)有比特流壓縮10010101111，電路輸入個(gè)數(shù)為5,則轉(zhuǎn)化為的方程組為：

【權(quán)利要求】
1. 一種集成電路內(nèi)建自測試所需測試向量的生成電路，其特征在于，包括地址計(jì)數(shù)器、 序列計(jì)數(shù)器、種子及多項(xiàng)式系數(shù)存儲(chǔ)單元、序列發(fā)生器、權(quán)重產(chǎn)生邏輯單元、四選一數(shù)據(jù)選 擇器、輸入寄存器、掃描鏈，其中： 地址計(jì)數(shù)器，用于發(fā)送地址數(shù)據(jù)序列； 序列計(jì)數(shù)器，用于發(fā)送數(shù)據(jù)序列； 種子及多項(xiàng)式系數(shù)存儲(chǔ)單元與地址計(jì)數(shù)器連接，根據(jù)地址值發(fā)送預(yù)先存儲(chǔ)壓縮的難測 向量和易測向量的輸出值； 序列發(fā)生器分別與序列計(jì)數(shù)器和種子及多項(xiàng)式系數(shù)存儲(chǔ)單元連接，接收難測向量和易 測向量的輸出值并在每個(gè)時(shí)鐘周期生成輸出2比特?cái)?shù)據(jù)； 權(quán)重產(chǎn)生邏輯單元，用于在每個(gè)時(shí)鐘周期同時(shí)輸出4路數(shù)據(jù)值； 四選一數(shù)據(jù)選擇器分別連接權(quán)重產(chǎn)生邏輯單元、序列發(fā)生器，利用2比特?cái)?shù)據(jù)來選擇 并輸出4路數(shù)據(jù)值中的一路數(shù)據(jù)； 輸入寄存器與四選一數(shù)據(jù)選擇器連接，用于寄存〇或1的數(shù)據(jù)組合，并經(jīng)過η個(gè)時(shí)鐘周 期裝載更新數(shù)據(jù)，η的值的大小等于被測電路輸入個(gè)數(shù)； 掃描鏈分別與輸入寄存器以及被測電路組合邏輯單元連接，用于在每個(gè)時(shí)鐘周期以串 行或并行的方式接收更新數(shù)據(jù)和組合邏輯響應(yīng)數(shù)據(jù)并輸出更新變化的數(shù)據(jù)； 被測電路與掃描鏈連接，接收更新變化的數(shù)據(jù)值產(chǎn)生測試響應(yīng)，當(dāng)有效的所有測試響 應(yīng)與預(yù)期設(shè)定的被測電路測試響應(yīng)相符，則表明被測電路沒有故障。
2. 如權(quán)利要求1所述集成電路內(nèi)建自測試所需測試向量的生成電路，其特征在于，序 列發(fā)生器包括兩個(gè)移位寄存器組，始終由兩個(gè)移位寄存器組各自的最后一個(gè)寄存器產(chǎn)生輸 出四選一數(shù)據(jù)選擇器的2比特控制位。
3. -種集成電路內(nèi)建自測試所需測試向量的生成電路，其特征在于，包括序列發(fā)生器、 權(quán)重產(chǎn)生邏輯單元、四選一數(shù)據(jù)選擇器、輸入寄存器以及掃描鏈，其中 ： 序列發(fā)生器，用于發(fā)送多路2比特?cái)?shù)據(jù)； 權(quán)重產(chǎn)生邏輯單元，用于在每個(gè)時(shí)鐘周期同時(shí)輸出4路數(shù)據(jù)值； 多個(gè)四選一數(shù)據(jù)選擇器分別與序列發(fā)生器、權(quán)重產(chǎn)生邏輯單元連接，利用2比特?cái)?shù)據(jù) 選擇并輸出4路數(shù)據(jù)值中的一路數(shù)據(jù)值； 輸入寄存器與多個(gè)四選一數(shù)據(jù)選擇器連接，用于寄存〇或1數(shù)據(jù)，并經(jīng)過1個(gè)時(shí)鐘周期 后裝載更新的數(shù)據(jù)； 多個(gè)掃描鏈分別與輸入寄存器、被測電路組合邏輯單元連接，用于在每個(gè)時(shí)鐘周期以 串行或并行的方式接收輸入寄存器中的更新數(shù)據(jù)和組合邏輯響應(yīng)數(shù)據(jù)并輸出更新變化的 數(shù)據(jù)； 被測電路與掃描鏈連接，利用更新數(shù)據(jù)的變化得到測試響應(yīng)，當(dāng)有效的所有測試響應(yīng) 與預(yù)期設(shè)定的被測電路測試響應(yīng)相符，則表明被測電路無故障。
4. 如權(quán)利要求3所述集成電路內(nèi)建自測試所需測試向量的生成電路，其特征在于，序 列發(fā)生器包括兩個(gè)移位寄存器組，其中： 由兩個(gè)移位寄存器組各自的最后一個(gè)寄存器產(chǎn)生輸出第一個(gè)四選一數(shù)據(jù)選擇器的2 比特控制位； 由兩個(gè)移位寄存器組各自的右起第二個(gè)寄存器產(chǎn)生輸出第二個(gè)四選一數(shù)據(jù)選擇器的2 比特控制位； 由兩個(gè)移位寄存器組各自的左起第一個(gè)寄存器產(chǎn)生輸出左起第一個(gè)四選一數(shù)據(jù)選擇 器的2比特控制位。
5. -種集成電路內(nèi)建自測試所需測試向量的生成方法，包括步驟如下： 步驟S1 :開始預(yù)處理，由計(jì)算機(jī)對(duì)集成電路的難測向量和易測向量分別經(jīng)過分類加 權(quán)、二維權(quán)重映射集變換為一維權(quán)重映射集、比特流壓縮及解線性方程組計(jì)算，得到被測電 路原始測試向量的壓縮數(shù)據(jù)； 步驟S2 :將被測電路原始測試向量的壓縮數(shù)據(jù)存儲(chǔ)于種子及多項(xiàng)式系數(shù)存儲(chǔ)單元中； 步驟S3 :序列發(fā)生器將被測電路原始測試向量的壓縮數(shù)據(jù)經(jīng)過線性反饋移位，產(chǎn)生新 的權(quán)重選擇數(shù)據(jù)；在每個(gè)時(shí)鐘周期后輸出一組新的2比特?cái)?shù)據(jù)； 步驟S4 :四選一數(shù)據(jù)選擇器根據(jù)一組新的2比特?cái)?shù)據(jù)控制值，選擇并輸出權(quán)重產(chǎn)生邏 輯4路中的一路輸出值； 步驟S5 :將權(quán)重產(chǎn)生邏輯4路中的一路輸出值串行或并行地裝載進(jìn)輸入寄存器；在串 行的裝載方式下，經(jīng)過η個(gè)時(shí)鐘周期后，η比特的輸入寄存器中即有一組η比特的數(shù)據(jù)值，這 η比特的數(shù)據(jù)值即是一個(gè)測試向量，其中η的值的大小等于被測電路輸入個(gè)數(shù)；在并行的裝 載方式下，經(jīng)過一個(gè)時(shí)鐘周期后，η比特的輸入寄存器中即有一組η比特的數(shù)據(jù)值，這η比 特的數(shù)據(jù)值即是一個(gè)測試向量； 步驟S6 :被測電路的掃描鏈與每個(gè)測試向量交互，生成并輸出實(shí)際的測試響應(yīng)；將被 測電路實(shí)際的測試響應(yīng)與被測電路預(yù)期的測試響應(yīng)相比較，如果比較結(jié)果相同則被測電路 無故障，則轉(zhuǎn)步驟S7,如果比較結(jié)果不相同則被測電路有故障，則轉(zhuǎn)步驟S9 ; 步驟S7 :判斷序列計(jì)數(shù)器中的計(jì)數(shù)值是否與序列計(jì)數(shù)器中預(yù)定的計(jì)數(shù)值相同，若序列 計(jì)數(shù)器中的計(jì)數(shù)值與序列計(jì)數(shù)器中預(yù)定的計(jì)數(shù)值不同，則返回步驟S3繼續(xù)執(zhí)行；若序列計(jì) 數(shù)器中的計(jì)數(shù)值與序列計(jì)數(shù)器中預(yù)定的計(jì)數(shù)值相同，則將比特流壓縮、解線性方程組的壓 縮數(shù)據(jù)的解壓縮完畢，轉(zhuǎn)入步驟S8 ; 步驟S8 :判斷地址計(jì)數(shù)器中的計(jì)數(shù)值是否與地址計(jì)數(shù)器中預(yù)定的計(jì)數(shù)值相同，若地址 計(jì)數(shù)器中的計(jì)數(shù)值與地址計(jì)數(shù)器中預(yù)定的計(jì)數(shù)值不同，則返回步驟S2繼續(xù)執(zhí)行；若地址計(jì) 數(shù)器中的計(jì)數(shù)值與地址計(jì)數(shù)器中預(yù)定的計(jì)數(shù)值相同，則將被測電路原始測試向量解壓縮完 畢，也即被測電路的所有測試向量產(chǎn)生完畢； 步驟S9 :結(jié)束。
6. 如權(quán)利要求5所述集成電路內(nèi)建自測試所需測試向量的生成方法，其特征在于，采 用分類加權(quán)算法是使用很少的種子向量，經(jīng)過序列發(fā)生器、權(quán)重產(chǎn)生邏輯單元和四選一數(shù) 據(jù)選擇器的加權(quán)后，產(chǎn)生出測試向量。
7. 如權(quán)利要求5所述集成電路內(nèi)建自測試所需測試向量的生成方法，其特征在于，對(duì) 被測電路的測試向量采用分類加權(quán)算法進(jìn)行壓縮中的難測向量和易測向量的分類加權(quán)算 法流程相同，但分類加權(quán)算法中優(yōu)化目標(biāo)采用的評(píng)價(jià)函數(shù)不同； 所述難測向量的分類加權(quán)算法的評(píng)價(jià)函數(shù)= η?ηφ?Χ^，C2, ......, Cm))，其中，Q = Ci, C2, ......，cm表示難測向量分類后的第i類向量集；......，cm)=m，表示難測向 量分類后的類別數(shù);m〈=難測向量的個(gè)數(shù)，i是向量集的序號(hào)，i = 1，2, 3, ···!]!; 所述易測向量的分類加權(quán)算法的評(píng)價(jià)函數(shù)= minUiX^，C2, ......, Cm))，Q = c2，......，cm表示易測向量分類后的第i類向量集；UCp C2, ............tm，表 示產(chǎn)生所有易測向量所需的總的時(shí)鐘周期數(shù);m表示易測向量分類后的類別數(shù)，\表示產(chǎn) 生第i類內(nèi)的所有易測向量所需的總的時(shí)鐘周期數(shù)。
8. 如權(quán)利要求5所述集成電路內(nèi)建自測試所需測試向量的生成方法，其特征在于，將 所述二維權(quán)重映射集變換為一維權(quán)重映射集，以便于進(jìn)行比特流壓縮以及后續(xù)的解線性方 程組壓縮。
9. 如權(quán)利要求5所述集成電路內(nèi)建自測試所需測試向量的生成方法，其特征在于，對(duì) 所述一維權(quán)重映射集結(jié)合比特流壓縮、解線性方程組壓縮這兩種技術(shù)進(jìn)一步壓縮，使得種 子及多項(xiàng)式存儲(chǔ)單元中少量的數(shù)據(jù)，經(jīng)過序列發(fā)生器就能產(chǎn)生大量需要的權(quán)重映射集。
【文檔編號(hào)】G01R31/28GK104122497SQ201410392231
【公開日】2014年10月29日 申請(qǐng)日期:2014年8月11日 優(yōu)先權(quán)日:2014年8月11日
【發(fā)明者】涂吉, 王子龍, 李立健 申請(qǐng)人:中國科學(xué)院自動(dòng)化研究所