用于基于石墨烯和碳納米管晶體管的集成的先多層互連集成方案的制作方法
【專利摘要】本發(fā)明提供了集成電路多層集成技術。在一個方面中，提供了一種制造集成電路的方法。該方法包括如下步驟。提供襯底。在所述襯底上形成被設置成疊層的多個互連層，每一個互連層包括一條或多條金屬線，其中如果在所述疊層中在一個給定互連層上方存在互連層，則該給定互連層中的金屬線大于在所述疊層中位于該給定互連層上方的互連層中的金屬線，并且其中如果在所述疊層中在該給定互連層下方存在互連層，則該給定互連層中的金屬線小于在所述疊層中位于該給定互連層下方的互連層中的金屬線。在所述疊層的最頂層上形成至少一個晶體管。
【專利說明】用于基于石墨烯和碳納米管晶體管的集成的先多層互連集成方案
【技術領域】
[0001]本發(fā)明涉及集成電路，更具體地，涉及用于基于石墨烯和碳納米管的集成電路的多層集成的技術。
【背景技術】
[0002]中等規(guī)模/大規(guī)模集成電路需要多層互連。傳統(tǒng)的硅金屬氧化物半導體場效應晶體管(MOSFET)集成電路通?；谶@樣的結構:其中首先制造有源晶體管器件，之后是包括多層金屬互連線沉積的后端處理。這種集成方案對于具有頂柵結構以及從襯底晶片固有地(intrinsically)生長的溝道材料的傳統(tǒng)半導體晶體管是理想的。
[0003]然而，對于基于諸如石墨烯或碳納米管的半導體材料的晶體管，當開發(fā)集成方案時需要考慮附加的因素。首先，在大多數(shù)情況下，石墨烯或碳納米管非固有地(extrinsically)沉積到襯底上，因此采用底柵結構來使半導體_電介質界面工程變得處理更簡單且靈活程度更高。其次，石墨烯和碳納米管很容易由于暴露到進一步的處理而被損傷和污染。因此，在基于石墨烯或碳納米管的器件的情況下，希望使得器件最少地暴露于隨后的處理。
[0004]因此，適用于與基于石墨烯或碳納米管的晶體管一起使用——即，與頂柵和底柵器件都兼容并且將器件從處理損傷和污染相隔離一的MOSFET集成電路制造技術將是所期望的。

【發(fā)明內容】

[0005]本發(fā)明提供了集成電路多層集成技術。在本發(fā)明的一個方面中，提供了一種制造集成電路的方法。該方法包括如下步驟。提供襯底。在所述襯底上形成被設置成疊層的多個互連層，每一個互連層包括一條或多條金屬線，其中如果在所述疊層中在一個給定互連層上方存在互連層，則該給定互連層中的金屬線大于在所述疊層中位于該給定互連層上方的互連層中的金屬線，并且其中如果在所述疊層中在該給定互連層下方存在互連層，則該給定互連層中的金屬線小于在所述疊層中位于該給定互連層下方的互連層中的金屬線。在所述疊層的最頂層上形成至少一個晶體管。
[0006]在本發(fā)明的另一個方面中，提供了一種集成電路。該集成電路包括:襯底；在所述襯底上的被設置成疊層的多個互連層，每一個互連層包括一條或多條金屬線，其中如果在所述疊層中在一個給定互連層上方存在互連層，則該給定互連層中的金屬線大于在所述疊層中位于該給定互連層上方的互連層中的金屬線，并且其中如果在所述疊層中在該給定互連層下方存在互連層，則該給定互連層中的金屬線小于在所述疊層中位于該給定互連層下方的互連層中的金屬線；以及在所述疊層的最頂層上的至少一個晶體管。
[0007]通過參考下文的詳細描述和附圖，將獲得對本發(fā)明的更完整的理解以及本發(fā)明的進一步的特征和優(yōu)點?！緦＠綀D】

【附圖說明】
[0008]圖1是示出穿過集成電路的三維表示的橫截面切割的圖示，示例出了根據本發(fā)明的一個實施例的已經在襯底上形成的具有金屬線的第一金屬互連載體層ml ；
[0009]圖2是示出穿過集成電路的三維表示的橫截面切割的圖示，示例出了根據本發(fā)明的一個實施例已經在第一金屬互連載體層上形成的第一過孔層Vl ;
[0010]圖3是示出穿過集成電路的三維表示的橫截面切割的圖示，示例出了根據本發(fā)明的一個實施例的已經在第一過孔層Vl上形成的具有金屬線的第二金屬互連載體層m2 ；
[0011]圖4是示出穿過集成電路的三維表示的橫截面切割的圖示，示例出了根據本發(fā)明的一個實施例的已經在第二金屬互連載體層m2上形成的第二過孔層v2、已經在過孔層v2上形成的第三金屬互連載體層m3、已經在第三金屬互連載體層m3上形成的第三過孔層v3、以及已經在過孔層v3上形成的第四金屬互連載體層m4 ;以及
[0012]圖5是示出穿過集成電路的三維表示的橫截面切割的圖示，示例出了根據本發(fā)明的一個實施例已經在第四金屬互連載體層上形成的基于碳材料的底柵晶體管和基于碳材料的頂柵晶體管。
【具體實施方式】
[0013]本文中提供了用于基于石墨烯和碳納米管晶體管的集成電路的新集成方案和電路結構，該集成方案和電路結構避開了上述的問題。圖1-5是示例出用于制造集成電路的示例性方法的圖示。圖1-5中的每一幅描繪了貫穿集成電路結構的三維表示的橫截面。如圖1所示，提供襯底102并且在襯底102上形成第一金屬互連載體層(標記為ml)(此處也稱為“互連層”)。襯底102可以由玻璃、金屬、塑料、半導體材料(例如體硅襯底)或者任何其它類型的適當?shù)囊r底材料制成。
[0014]可以采用傳統(tǒng)工藝在襯底102上制造第一金屬互連載體層。根據示例性實施例，第一金屬互連載體層包含多條金屬線104。在該例子中，通過首先在襯底上沉積諸如氧化物(例如二氧化娃)層的絕緣材料層，然后用金屬線104的足跡(footprint)和位置對該絕緣層進行構圖(pattern)，來形成所述第一金屬互連載體層。然后用諸如銅的(一種或多種)金屬填充該圖形以形成金屬線104。可以對過填充的金屬進行拋光以平面化第一金屬互連載體層，并且提供可以在其上制造隨后的過孔/金屬互連載體層(如下文中所述)或晶體管的平坦表面。圖1所示的金屬線104的構造，即，形狀、取向、數(shù)量等僅僅是示例性的并且可以根據本技術實現(xiàn)任何特定用途的金屬線構造。
[0015]在該特定的例子中，將在第一金屬互連載體層頂上制造另外的金屬互連載體層以便形成層的疊層。然后將在該疊層中的最高的層的頂上制造一個或多個晶體管。每個金屬互連載體層將包含金屬線。在任何一個給定層中的金屬線將大于在疊層中在該給定層上方的任何其它層中的金屬線。此外，在該給定層中的金屬線將小于在疊層中在該給定層下方的任何其它層中的金屬線。現(xiàn)在，如果給定層是疊層中的頂層，則當然在該疊層中沒有在該給定層上方的層，并且僅適用上面的第二個條件，即，該給定層中的金屬線將小于在該疊層中在該給定層下方的任何其它層中的金屬線。相反地，如果給定層是疊層中的底層，則在該疊層中沒有在該給定層下方的層，并且僅適用上面的第一個條件，即，該給定層中的金屬線將大于在該疊層中在該給定層上方的任何其它層中的金屬線。由于所述疊層包含多個金屬互連載體層，因此總是適用上述條件中的至少一個。如果給定金屬互連載體層位于疊層內，即，如果在該疊層中在該給定金屬互連載體層上方和下方均存在一個或多個金屬互連載體層，則上述兩個條件都適用。
[0016]一種方便的量化金屬線尺寸的方式是線的橫截面面積。橫截面面積可以被測量作為橫截面寬度W和橫截面高度H的函數(shù)。例如見圖1。具體地，橫截面面積可以被量化為橫截面寬度與橫截面高度的乘積。因此，在該例子中，在任何一個給定層中的金屬線:1)所具有的橫截面面積大于在疊層中存在于該給定互連層上方的互連層(如果有的話)(即，該給定的互連層可以是疊層中的頂層，見上文)中的金屬線的橫截面面積；并且/或者2)所述給定互連層中的金屬線的橫截面面積將小于在疊層中存在于該給定互連層下方的互連層(如果有的話)(即，該給定的互連層可以是疊層中的底層，見上文)中的金屬線的橫截面面積。如上所述，如果所述給定互連層位于疊層內，即，在疊層中具有位于其上方和下方的互連層，則條件I和2都適用。金屬線尺寸的這種隨著疊層向上移動而變細(tapering)將使得延遲最小化并且確保晶體管將在最佳的快速度下工作。即，對于超大規(guī)模集成(VLSI)電路，例如，需要多層互連。VLSI延遲優(yōu)化要求這樣的布線尺寸分布:最大的金屬線位于最遠離(一個或多個)有源晶體管器件的位置，并且較小的金屬線位于較靠近所述器件的位置。本技術可用于制造符合這些規(guī)格的集成電路設計。
[0017]在制造過程中可能發(fā)生金屬線的尺寸的某種變化。在一些情況下這是不可避免的。例如，給定一條金屬線104的橫截面尺寸(例如,橫截面寬度、橫截面高度和所得到的橫截面面積)可以略微不同于其它金屬線104的橫截面尺寸，并且/或者穿過一條金屬線104的一部分的切割的橫截面尺寸可以略微不同于穿過同一金屬線的不同部分的切割。無論如何，重要的是任何一個給定層中的金屬線將全面(overall)大于(S卩，所述金屬線的最小尺寸(例如最小橫截面面積)仍將大于)在疊層中位于該給定層上方的任何其它層中的金屬線。類似地，該給定層中的金屬線將全面小于(即，所述金屬線的最大尺寸(例如最大橫截面面積)仍將小于)在疊層中位于該給定層下方的任何其它層中的金屬線。
[0018]值得注意的是，金屬線尺寸隨著互連層的疊層向上移動而變細的本方案旨在在單個集成電路內而不是例如在整個晶片內實施。預期給定晶片可以存在有不同的電路配置，每個配置將不同的互連方案用于晶片上的每個電路。然而，本技術旨在逐個電路地對晶片上的單獨的電路中的一個或多個實施這種從底部到頂部變細的互連層設計。
[0019]根據示例性實施例，通過包含貫穿其延伸的一個或多個過孔的層，將疊層中的金屬互連載體層彼此分隔開。例如，圖2是示出穿過集成電路的三維表示的橫截面切割的圖示，示例出了已經在第一金屬互連載體層上形成的導電過孔202的第一層vl?？梢圆捎萌魏纬Ｒ?guī)工藝來制造該導電過孔層。僅僅舉例而言，可以通過首先在襯底上沉積諸如氧化物(例如二氧化硅)層的絕緣材料層，然后用導電過孔202的足跡和位置在該絕緣層中構圖多個通孔，來形成層vl。然后用諸如銅的(一種或多種)金屬填充所述過孔以形成導電過孔202。可以拋光過填充的金屬以平面化所述層。圖2中所示的過孔202的構造，S卩，形狀、尺寸、取向、數(shù)量等僅僅是示例性的，并且可以根據本技術實現(xiàn)任何特定用途的過孔構造。(一個或多個)過孔層用于連接(集成)互連層。
[0020]圖3是示出穿過集成電路的三維表示的橫截面切割的圖示，示例出了已經在第一過孔層vl上形成的具有金屬線304的第二金屬互連載體層m2。與第一金屬互連載體層一樣，第二金屬互連載體層包含多條金屬線，在這種情況下為金屬線304。可以通過首先在第一過孔層Vl上沉積諸如氧化物(例如二氧化硅)層的絕緣材料層，然后用金屬線304的足跡和位置對該絕緣層進行構圖，來形成所述第二金屬互連載體層。然后用諸如銅的(一種或多種)金屬填充所述圖形以形成金屬線304?？梢詫^填充的金屬進行拋光以平面化第二金屬互連載體層，并且提供可以在其上制造隨后的過孔/金屬互連載體層(如下文中所述)或晶體管的平坦表面。圖3所示的金屬線304的構造，即，形狀、取向、數(shù)量等僅僅是示例性的，并且可以根據本技術實現(xiàn)任何特定用途的金屬線構造。
[0021]如上面所強調的，優(yōu)選地，任何一個給定金屬互連載體層中的金屬線將大于(例如，具有更大的橫截面面積)該疊層中該給定層上方的任何其它層中的金屬線，并且/或者該給定層中的金屬線將小于(例如，具有更小的橫截面面積)該疊層中該給定層下方的任何其它層中的金屬線。橫截面面積可以被量化為每條金屬線的橫截面寬度W與橫截面高度H的乘積。因此，根據示例性實施例，第一金屬互連載體層中的金屬線將具有橫截面寬度Wl和橫截面高度Hl (見圖1)，并且第二金屬互連層中的金屬線將具有橫截面寬度W2和橫截面高度H2，其中Wl大于W2。盡管橫截面高度Hl可以大于橫截面高度H2，但是這不是必須的，因為可以簡單地通過增加橫截面寬度并同時保持相同的橫截面高度來實現(xiàn)橫截面面積的增加。因此，在一個示例性實施例中，Wl大于W2，且Hl等于H2。
[0022]如上所強調的，在制造過程中可能發(fā)生金屬線的尺寸的某種變化。在這種情況下，重要的是任何一個給定層中的金屬線將全面大于(即，所述金屬線的最小尺寸(例如最小橫截面面積)仍將大于)在疊層中位于該給定層上方的任何其它層中的金屬線。類似地，該給定層中的金屬線將全面小于(即，所述金屬線的最大尺寸(例如最大橫截面面積)仍將小于)在疊層中位于該給定層下方的任何其它層中的金屬線。
[0023]用于形成第一和第二金屬互連載體層的步驟可用于在疊層上形成另外的互連載體層?；ミB層的數(shù)目將由電路設計規(guī)格確定。互連層的最佳數(shù)目將在電路中導致最小的信號延遲。僅舉例而言，圖4示出了已經在疊層上形成的通過兩個另外的過孔層v2和v3分隔開的兩個另外的金屬互連載體層m3和m4，S卩，第二過孔層v2已經形成在第二金屬互連載體層m2上，第三金屬互連載體層m3已經形成在過孔層v2上，第三過孔層v3已經形成在第三金屬互連載體層m3上，并且第四金屬互連載體層m4已經形成在過孔層v3上。
[0024]第二和第三過孔層中的每一個也包含多個導電過孔，在這種情況下分別是導電過孔402和406，并且第三和第四金屬互連載體層中的每一個也包含多條金屬線，在這種情況下分別是金屬線404和408。為了與優(yōu)選構造相一致，第三金屬互連載體層中的金屬線具有橫截面寬度W3和橫截面高度H3，并且第四金屬互連載體層中的金屬線具有橫截面寬度W4和橫截面高度H4，其中W2 (在第二金屬互連載體層中的金屬線的橫截面寬度)大于W3且W3大于W4，在所述優(yōu)選構造中，任何一個給定金屬互連載體層中的金屬線大于(例如，具有更大的橫截面面積)在疊層中位于該給定層上方的任何其它層中的金屬線，并且/或者該給定層中的金屬線將小于(例如，具有更小的橫截面面積)在疊層中位于該給定層下方的任何其它層中的金屬線，并且在所述優(yōu)選構造中，橫截面面積被量化為每一條金屬線的橫截面寬度W與橫截面高度H的乘積。盡管H2 (第二金屬互連載體層中的金屬線的橫截面高度)可以大于H3，并且H3可以大于H4，但是這不是必須的，因為可以簡單地通過增加橫截面寬度并同時保持相同的橫截面高度來實現(xiàn)橫截面面積的增加。因此，在一個示例性實施例中，W2大于W3并且W3大于W4，而H2、H3和H4均相等。
[0025]如上所強調的，在制造過程中可能發(fā)生線的尺寸的某種變化。在這種情況下，重要的是任何一個給定層中的金屬線將全面大于(即，所述金屬線的最小尺寸(例如最小橫截面面積)仍將大于)在疊層中位于該給定層上方的任何其它層中的金屬線。類似地，該給定層中的金屬線將全面小于(即，所述金屬線的最大尺寸(例如最大橫截面面積)仍將小于)在疊層中位于該給定層下方的任何其它層中的金屬線。
[0026]可以通過首先在第二金屬互連載體層m2上沉積諸如氧化物(例如二氧化硅)層的絕緣材料層，然后用導電過孔402的足跡和位置在該絕緣層中構圖多個通孔，來形成第二過孔層v2。然后用諸如銅的(一種或多種)金屬填充所述通孔以形成導電過孔402?？梢話伖膺^填充的金屬以平面化所述層。圖4所示的過孔402的構造，即，形狀、尺寸、取向、數(shù)量等僅僅是示例性的，并且可以根據本技術實現(xiàn)任何特定用途的過孔構造。
[0027]可以通過首先在過孔層v2上沉積諸如氧化物(例如二氧化硅)層的絕緣材料層，然后用金屬線404的足跡和位置構圖該絕緣層，來形成第三金屬互連載體層m3。然后用諸如銅的(一種或多種)金屬填充圖形以形成金屬線404。可以對過填充的金屬進行拋光以平面化所述第一金屬層并且提供平坦表面。圖4所示的金屬線404的構造，即，形狀、取向、數(shù)量等僅僅是示例性的，并且可以根據本技術實現(xiàn)任何特定用途的金屬線構造。
[0028]可以通過首先在第三金屬互連載體層m3上沉積諸如氧化物(例如二氧化硅)層的絕緣材料層，然后用導電過孔406的足跡和位置在該絕緣層中構圖多個通孔，來形成第三過孔層v3。然后用諸如銅的(一種或多種)金屬填充所述通孔以形成導電過孔406?？梢話伖膺^填充的金屬以平面化所述層。圖4所示的過孔406的構造，即，形狀、尺寸、取向、數(shù)量等僅僅是示例性的，并且可以根據本技術實現(xiàn)任何特定用途的過孔構造。
[0029]可以通過首先在過孔層v3上沉積諸如氧化物(例如二氧化硅)層的絕緣材料層，然后用金屬線408的足跡和位置構圖該絕緣層，來形成第四金屬互連載體層m4。然后用諸如銅的(一種或多種)金屬填充該圖形以形成金屬線408。可以對過填充的金屬進行拋光以平面化所述第一金屬層并且提供平坦表面。圖4所示的金屬線408的構造，即，形狀、取向、數(shù)量等僅僅是示例性的，并且可以根據本技術實現(xiàn)任何特定用途的金屬線構造。
[0030]可以在疊層中的最頂上的金屬互連載體層上(在這種情況下，在第四金屬互連載體層上)形成一個或多個晶體管。有利地，本技術與常常用于基于碳材料(即，基于石墨烯或碳納米管)的器件的更傳統(tǒng)的底柵晶體管結構以及頂柵晶體管結構兼容。為了示例工藝的通用性，在圖5中示出了已經在第四金屬互連載體層m4上形成的底柵晶體管506和頂柵晶體管508。當然，在實踐中，所形成的晶體管的具體類型/數(shù)量將根據即將到來的具體應用而改變。
[0031]為了形成諸如晶體管506的底柵晶體管，首先在給定襯底上形成柵極材料。在這種情況下，所述襯底是第四金屬互連載體層?？梢圆捎萌魏芜m當?shù)臇艠O材料，例如，(一種或多種)金屬或摻雜的多晶硅。然后使用光刻和蝕刻工藝來在頂部金屬互連載體層上形成(即構圖)底柵506g。
[0032]然后在底柵506g之上沉積電介質材料512。該電介質材料512將用作柵極電介質。然后在柵極電介質上形成基于碳的材料。所述基于碳的材料將用作晶體管的溝道506c。[0033]根據一個示例性實施例，基于碳的材料是石墨烯和/或碳納米管。僅僅舉例而言，可以使用轉移工藝(例如，剝離)來在柵極電介質上沉積石墨烯。例如可以使用旋涂工藝從溶液中沉積碳納米管。
[0034]以該方式，一旦形成了基于碳的材料就執(zhí)行最少量的處理。因此，石墨烯或碳納米管材料受污染的可能性最小化。相對照而言，使用傳統(tǒng)制造工藝，首先形成晶體管，之后形成金屬互連載體層。在隨后形成金屬互連載體層的過程中，難以避免石墨烯/碳納米管材料的污染。
[0035]然后將源區(qū)506s和漏區(qū)506d分別形成為與基于碳的材料接觸?？梢允褂贸Ｒ?guī)工藝形成源區(qū)506s和漏區(qū)506d。僅僅舉例而言,源區(qū)506s和漏區(qū)506d可以使用常規(guī)的金屬沉積和光刻構圖技術形成。
[0036]為了形成諸如晶體管508的頂柵晶體管，首先在給定襯底上形成基于碳的材料。在這種情況下，所述襯底是第四金屬互連載體層。根據一個示例性實施例，基于碳的材料是石墨烯和/或碳納米管，其可以分別通過例如剝離或者從溶液(使用旋涂工藝)沉積在金屬互連載體層上。所述基于碳的材料將用作晶體管的溝道508c。然后在溝道508c之上沉積將用作柵極電介質的電介質材料514，。
[0037]然后在柵極電介質上沉積柵極材料?？梢圆捎萌魏芜m當?shù)臇艠O材料，例如，(一種或多種)金屬或摻雜的多晶硅。然后使用光刻和蝕刻工藝來形成(即構圖)頂柵508g。以該方式，頂柵508g將通過柵極電介質而與溝道508c分隔開。
[0038]以該方式，一旦形成了基于碳的材料就執(zhí)行最少量的處理。因此，石墨烯或碳納米管材料受污染的可能性最小化。相對照而言，使用傳統(tǒng)制造工藝，首先形成晶體管，之后形成金屬互連載體層。在隨后形成金屬互連載體層的過程中，難以避免石墨烯/碳納米管材料的污染。
[0039]然后將源區(qū)508s和漏區(qū)508d分別形成為與基于碳的材料接觸?？梢允褂贸Ｒ?guī)工藝形成源區(qū)508s和漏區(qū)508d。僅僅舉例而言,源區(qū)508s和漏區(qū)508d可以使用常規(guī)的金屬沉積和光刻構圖技術形成。
[0040]盡管已經在本文中描述了本發(fā)明的示例性實施例，應當理解，本發(fā)明不限于那些精確的實施例，并且在不脫離本發(fā)明的范圍的情況下，本領域技術人員可以做出各種其它變化和修改。
【權利要求】
1.一種制造集成電路的方法，包括如下步驟: 提供襯底； 在所述襯底上形成被設置成疊層的多個互連層，每一個互連層包括一條或多條金屬線，其中如果在所述疊層中在一個給定互連層上方存在互連層，則該給定互連層中的金屬線大于在所述疊層中位于該給定互連層上方的互連層中的金屬線，并且其中如果在所述疊層中在該給定互連層下方存在互連層，則該給定互連層中的金屬線小于在所述疊層中位于該給定互連層下方的互連層中的金屬線；以及在所述疊層的最頂層上形成至少一個晶體管。
2.根據權利要求1所述的方法，其中如果在所述疊層中在所述給定互連層上方存在任何互連層，則所述給定互連層中的金屬線的橫截面面積大于在所述疊層中存在于所述給定互連層上方的互連層中的金屬線的橫截面面積，并且其中如果在所述疊層中在所述給定互連層下方存在任何互連層，則所述給定互連層中的金屬線的橫截面面積小于在所述疊層中存在于所述給定互連層下方的互連層中的金屬線的橫截面面積。
3.根據權利要求1所述的方法，還包括如下步驟: 在所述疊層中的每個互連層之間形成導電過孔層。
4.根據權利要求1所述的方法，其中所述襯底包括玻璃、金屬、塑料、半導體材料或體硅襯底。
5.根據權利要求1所述的方法，其中所述形成晶體管的步驟包括如下步驟: 在所述疊層上形成底柵； 在所述底柵之上沉積柵極電介質材料； 在所述柵極電介質材料上形成用作所述晶體管的溝道的基于碳的材料；以及 將源區(qū)和漏區(qū)形成為與所述基于碳的材料相接觸。
6.根據權利要求5所述的方法，其中所述基于碳的材料包括石墨烯。
7.根據權利要求5所述的方法，其中所述基于碳的材料包括碳納米管。
8.根據權利要求1所述的方法，其中所述形成晶體管的步驟包括如下步驟: 在所述疊層上形成用作所述晶體管的溝道的基于碳的材料；以及 在所述基于碳的材料之上沉積柵極電介質材料； 形成頂柵，所述頂柵通過所述柵極電介質材料而與所述基于碳的材料分隔開；以及 將源區(qū)和漏區(qū)形成為與所述基于碳的材料相接觸。
9.根據權利要求8所述的方法，其中所述基于碳的材料包括石墨烯。
10.根據權利要求8所述的方法，其中所述基于碳的材料包括碳納米管。
11.一種集成電路，包括: 襯底； 在所述襯底上的被設置成疊層的多個互連層，每一個互連層包括一條或多條金屬線，其中如果在所述疊層中在一個給定互連層上方存在互連層，則該給定互連層中的金屬線大于在所述疊層中位于該給定互連層上方的互連層中的金屬線，并且其中如果在所述疊層中在該給定互連層下方存在互連層，則該給定互連層中的金屬線小于在所述疊層中位于該給定互連層下方的互連層中的金屬線；以及 在所述疊層的最頂層上的至少一個晶體管。
12.根據權利要求11所述的集成電路,其中所述襯底包括玻璃、金屬、塑料、半導體材料或體硅襯底。
13.根據權利要求11所述的集成電路，其中所述晶體管包括: 在所述疊層上的底柵； 被設置在所述底柵之上的柵極電介質材料； 在所述柵極電介質材料上的用作所述晶體管的溝道的基于碳的材料；以及 與所述基于碳的材料相接觸的源區(qū)和漏區(qū)。
14.根據權利要求13所述的集成電路，其中所述基于碳的材料包括石墨烯。
15.根據權利要求13所述的集成電路，其中所述基于碳的材料包括碳納米管。
16.根據權利要求11所述的集成電路，其中所述晶體管包括: 在所述疊層上的用作所述晶體管的溝道的基于碳的材料；以及 在所述基于碳的材料之上的柵極電介質材料； 頂柵，其通過所述柵極電介質而與所述基于碳的材料分隔開；以及 與所述基于碳的材料相接觸的源區(qū)和漏區(qū)。
17.根據權利要求16所述的集成電路，其中所述基于碳的材料包括石墨烯。
18.根據權利要求16所 述的集成電路，其中所述基于碳的材料包括碳納米管。
【文檔編號】G01N27/327GK103890576SQ201280010619
【公開日】2014年6月25日 申請日期:2012年2月25日 優(yōu)先權日:2011年3月3日
【發(fā)明者】Z·劉, G·G·沙希迪 申請人:國際商業(yè)機器公司