專利名稱：一種低功耗抗干擾的三態(tài)輸入檢測電路的制作方法
技術領域：
一種低功耗抗干擾的三態(tài)輸入檢測電路
技術領域：
本實用新型涉及電子電路領域，特別是關于一種低功耗抗干擾的三態(tài)輸入檢測電路。
背景技術：
—個電路的輸入狀態(tài)包括高電平、低電平和高阻狀態(tài)(或稱為懸浮狀態(tài)(floating))三種基本邏輯狀態(tài)，簡稱三態(tài)。設計電路時，通常會采用一個檢測電路來確定輸入的電壓是高電平、低電平還是高阻狀態(tài)。如圖1和圖2所示，其顯示的是傳統(tǒng)的三態(tài)輸入檢測電路。圖1中的電阻Rl和R2，圖2中的晶體管M3和M4構(gòu)成了輸入的分壓電路。晶體管Ml、M2構(gòu)成兩個翻轉(zhuǎn)閾值不同的比較器，當輸入為高或者低時，Vin被輸入信號拉高或者拉低，比較器輸出對應的結(jié)果(例如AB均為高或者AB均為低)，而當輸入為高阻時，Vin電壓由輸入分壓電路來確定，在圖1中，Vin為R2/(R1+R2)倍的電源電壓，使輸出A為低，B為高，這樣就能檢測出輸入是高阻態(tài)，圖2中分壓的原理類似，利用的Mos管M3、M4作為分壓器件?，F(xiàn)有的三態(tài)檢測電路的輸入分壓電路中始終有電流流過,例如圖1所示的三態(tài)檢測電路的分壓電路的電流為VDD/(R1+R2)。如果希望該分壓電路的靜態(tài)電流更低，需要增大分壓電路的阻抗，使流過的電流更小。但是，當輸入信號為高阻態(tài)并有一定的疊加噪聲時，分壓電路阻抗太高，噪聲電流會在輸入信號Vin上產(chǎn)生較大的幅度,如果噪聲產(chǎn)生的輸入信號Vin超過了比較器的閾值則會導致比較器錯誤翻轉(zhuǎn)，使得輸出A、B發(fā)生變化，則檢測的三態(tài)狀態(tài)可能是錯誤的。而圖2中分壓電路的電流是非線性的，依賴于電源電壓，如果電源電壓有較大的波動，則可能導致該電路消耗的電流有很大變化，電源電壓過高有可能使輸入為高低電平時比較器不能翻轉(zhuǎn)，而電源電壓過低則可能使高阻輸入的情況出錯。
當面對高噪聲、電源電壓不穩(wěn)定或者有較大地彈(ground bounce)等復雜的應用環(huán)境，現(xiàn)有的三態(tài)檢測電路的結(jié)構(gòu)很難顧及各方面的要求，需要對性能進行平衡，可能需要犧牲一部分功耗或者容錯能力。也就是說，現(xiàn)有的三態(tài)檢測電路，如果想分壓電路消耗的電流較小，就必須增大分壓電路的阻抗，但增大阻抗，則會造成對外部的噪聲干擾抵抗能力減弱，如果要提高抵抗噪聲的能力，則需要消耗較多的電流。另外，現(xiàn)有的三態(tài)檢測電路，采用電阻或者線性電阻或者晶體管進行分壓，對電源的要求比較高，電源電壓不能波動比較大。但對于電源管理芯片來講，其經(jīng)常工作在惡劣的外部電源條件下，電源電壓會有較大變化，采用現(xiàn)有的分壓方式，會導致不同電壓下靜態(tài)電流有較大變化，也會影響到對外部干擾的抵抗能力，甚至出現(xiàn)錯誤檢測。因此，有必要對現(xiàn)有的三態(tài)輸入檢測電路進行改進，以克服現(xiàn)有檢測電路的缺陷。

實用新型內(nèi)容本實用新型的目的在于提供一種低功耗抗干擾的三態(tài)輸入檢測電路。[0010]為達成前述目的，本實用新型一種三態(tài)輸入檢測電路，其包括輸入分壓電路，所述輸入分壓電路包括串聯(lián)于第一電平節(jié)點和第二電平節(jié)點之間的第一功率器件和第二功率器件，其中第一功率器件與第二功率器件的連接點為輸入端，第一功率器件與第一電平節(jié)點的連接點為第一輸出端，第二功率器件與第二電平節(jié)點的連接點為第二輸出端，當輸入端輸入的為高低電平時，第一輸出端和第二輸出端輸出相同電平，當輸入端為高阻狀態(tài)時，第一輸出端與第二輸出端輸出不同電平，所述三態(tài)輸入檢測電路還包括連接于第一輸出節(jié)點和第二輸出節(jié)點的受控電流單元，當輸入端輸入高低電平時，所述輸入分壓電路的電流為第一電流，當輸入端為高阻狀態(tài)時，輸入端控制受控電流單元提供電流使所述輸入分壓電路的電流提高為第二電流。根據(jù)本實用新型的一個實施例，所述三態(tài)輸入檢測電路其還包括輸入分壓鉗位電路，所述輸入分壓鉗位電路鏡像所述輸入分壓電路的電流，在輸入端為高阻態(tài)時使輸入端的電壓恢復為參考電壓。根據(jù)本實用新型的一個實施例，所述輸入分壓鉗位電路包括串聯(lián)于第一電平節(jié)點和第二電平節(jié)點之間的第三功率器件和第四功率器件，其中第三功率器件與第四功率器件的連接點為輸入?yún)⒖茧妷汗?jié)點。根據(jù)本實用新型的一個實施例，所述輸入分壓電路的第一功率器件為一個NMOS晶體管Q1，所述輸入分壓電路的第二功率器件為一個PMOS晶體管Q3，所述輸入分壓鉗位電路的第三功率器件為一個NMOS晶體管Q0，所述第四功率器件為一個PMOS晶體管Q2，所述第一功率器件的漏極連接于所述第一輸出節(jié)點，源極連接于所述輸入節(jié)點，所述第二功率器件的源極連接于所述輸入節(jié)點，所述第二功率器件的漏極連接于所述第二輸出節(jié)點，所述分壓鉗位電路的第三功率器件的漏極連接于所述第一電平節(jié)點，源極連接于所述參考電壓輸入節(jié)點，所述分壓鉗位電路的第四功率器件的源極連接于所述參考電壓輸入節(jié)點，漏極連接于所述第二電平節(jié)點。所述第一功率器件的柵極與所述第三功率器件的柵極相連，所述第二功率器件和第四功率器件的柵極相連。根據(jù)本實用新型的一個實施例，所述受控電流單元包括連接于第一輸出節(jié)點的第一受控電流單元，其包括第一電壓比較器、第一受控開關；所述第一電壓比較器比較輸入電壓與第一參考電壓，所述第一受控開關根據(jù)第一電壓比較器的輸出控制連接于第一輸出節(jié)點的電流支路；所述受控電流單元包括連接于第二輸出節(jié)點的第二受控電流單元，其包括第二電壓比較器、第二受控開關；所述第二電壓比較器比較輸入電壓與第二參考電壓，所述第二受控開關根據(jù)第二電壓比較器的輸出控制連接于第二輸出節(jié)點的電流支路，所述第一電壓比較器的第一參考電壓為低電平VTHL，所述第二電壓比較器的第二參考電壓為高電平VTHH, VTHH>VTHL。根據(jù)本實用新型的一個實施例，所述第一受控開關所控制的電流支路為電流源提供的電流，或分壓電阻提供的電流，或晶體管反饋提供的電流。根據(jù)本實用新型的一個實施例，所述功率器件為MOSFET晶體管或結(jié)型晶體管。本實用新型的三態(tài)輸入檢測電路，通過設置輸入分壓鉗位電路和受控電流單元，在輸入電壓為高低電平時，靜態(tài)消耗電流并不變，當輸入為高阻狀態(tài)時，通過輸入分壓鉗位電路使輸入分壓電路的輸入節(jié)點的電位恢復為參考電壓，控制受控電流單元的電流加入輸入分壓電路中，在不增大功耗的情況下，顯著提高抵抗噪聲的能力。
圖1是現(xiàn)有的三態(tài)輸入檢測電路的結(jié)構(gòu)圖。圖2是現(xiàn)有的另外一種三態(tài)輸入檢測電路的結(jié)構(gòu)圖。圖3是本實用新型的三態(tài)輸入檢測電路的三態(tài)檢測的原理圖。圖4是本實用新型的三態(tài)輸入檢測電路的一個實施例的結(jié)構(gòu)圖。圖5是本實用新型的三態(tài)輸入檢測電路的另一個實施例的結(jié)構(gòu)圖。圖6是本實用新型的三態(tài)輸入檢測電路的又一個實施例的結(jié)構(gòu)圖。
具體實施方式此處所稱的“一個實施例”或“實施例”是指可包含于本實用新型至少一個實現(xiàn)方式中的特定特征、結(jié)構(gòu)或特性。在本說明書中不同地方出現(xiàn)的“在一個實施例中”并非均指同一個實施例，也不是單獨的或選擇性的與其他實施例互相排斥的實施例。本實用新型針對現(xiàn)有技術的三態(tài)檢測電路，輸入分壓電路的電流較小時抵抗干擾能力較弱，而增大分壓電路 電流則會提高功耗的缺陷，提出一種低功耗且抗干擾能力強的三態(tài)輸入檢測電路。請參閱圖3所示,其顯示三態(tài)輸入檢測電路的基本原理圖,如圖3中所示,本實用新型的三態(tài)輸入檢測電路是采用輸入分壓電路，該輸入分壓電路包括串聯(lián)于第一電平節(jié)點VDD和第二電平節(jié)點接地點之間的第一功率器件Gl和第二功率器件G2，其中第一功率器件Gl與第二功率器件G2的連接點為輸入電壓Vin輸入端，第一功率器件Gl與第一電平節(jié)點的連接點為第一輸出端A，第二功率器件G2與地的連接點為第二輸出端B，當輸入端輸入的為高電平時，第一輸出端A和第二輸出端B輸出相同的高電平，當輸入端輸入的為低電平時，第一輸出端A和第二輸出端B輸出相同的低電平，當輸入端為高阻狀態(tài)時，第一輸出端A與第二輸出端B輸出不同電平,這樣來檢測輸入的三種狀態(tài)。請參閱圖4所示，其顯示本實用新型的三態(tài)輸入檢測電路的一個實施例的結(jié)構(gòu)圖。如圖4所示，本實用新型的三態(tài)輸入檢測電路包括輸入分壓電路、輸入分壓鉗位電路和受控電流單元。請繼續(xù)參閱圖4所示，在本實用新型的一個實施例中，本實用新型的三態(tài)輸入檢測電路的輸入分壓電路的第一功率器件為一個NMOS晶體管Q1，所述輸入分壓電路的第二功率器件為一個PMOS晶體管Q2，其中晶體管Ql的漏極通過電流源Il連接于第一電平節(jié)點VDD (當然在其他實施例中晶體管Ql的漏極也可以通過電阻或其他電路連接于第一電平節(jié)點VDD)，晶體管Ql的漏極作為三態(tài)輸入檢測電路的第一輸出節(jié)點A，晶體管Ql的源極與晶體管Q2的源極相連，其中晶體管Ql的源極與晶體管Q2的源極相連的節(jié)點NI作為三態(tài)輸入檢測電壓的輸入節(jié)點；晶體管Q2的漏極通過一個電流源ΙΓ接地(同樣地，在其他實施例中晶體管Q2的漏極也可以通過電阻或其他電路接地)，晶體管Q2的漏極作為三態(tài)檢測電路的第二輸出節(jié)點B。請繼續(xù)參閱圖4所示，本實用新型的三態(tài)輸入檢測電路的輸入分壓鉗位電路包括串聯(lián)于第一電平節(jié)點和第二電平節(jié)點之間的第三功率器件和第四功率器件，其中第三功率器件與第四功率器件的連接點為輸入?yún)⒖茧妷汗?jié)點NO，其中在該實施例中，所述第三功率器件為一個NMOS晶體管Q3，所述第四功率器件為一個PMOS晶體管Q2，其中晶體管Q3的漏極通過一個電流源IO連接于第一電平節(jié)點VDD，晶體管Q3的源極連接于一個參考電壓VREF輸入節(jié)點NO，所述晶體管Q4的源極連接于所述參考電壓VREF輸入節(jié)點NO，晶體管Q4的漏極通過一個電流源10’接地。其中晶體管Q3的柵極與輸入分壓電路的晶體管Ql的柵極相連，晶體管Q4的柵極與輸入分壓電路的晶體管Q2的柵極相連，這樣輸入分壓鉗位電路的電流實際上是鏡像輸入分壓電路的電流，輸入分壓鉗位電路的電流與輸入分壓電路的電流之間的比值取決于Ql與Q3以及Q2與Q4的比值，輸入分壓鉗位電路的電流為Q3/Q1倍的輸入分壓電路的電流。請繼續(xù)參閱圖4所示，所述受控電流單元包括連接于第一輸出節(jié)點A的第一受控電流單元，其包括第一電壓比較器CMP1、第一受控開關SI ;所述第一電壓比較器CMPl比較輸入電壓Vin與第一參考電壓VTHL，其中第一電壓比較器CMPl的第一參考電壓VTHL為低電平，所述第一受控開關SI根據(jù)第一電壓比較器CMPl的輸出控制連接于第一輸出節(jié)點A的電流支路，其中該實施例中第一受控開關SI控制的電流支路為電流源12形成的電流支路。受控電流單元還包括連接于第二輸出節(jié)點B的第二受控電流單元，其包括第二電壓比較器CMP2、第二受控開關S2 ;所述第二電壓比較器CMP2比較輸入電壓Vin與第二參考電壓，第二電壓比較器CMP2的第二參考電壓為高電平VTHH，VTHH>VTHL。所述第二受控開關S2根據(jù)第二電壓比較器CMP2的輸出控制連接于第二輸出節(jié)點B的電流支路，其中該實施例中第二受控開關S2控制的電流支路為由電流源12’形成的電流支路。請繼續(xù)參閱圖4所示，當輸入電壓Vin為低電平，并且Vin〈VTHL時，此時電壓比較器CMPl輸出信號使得受控開關SI斷開，而電壓比較器CMP2輸出信號使得受控開關S2閉合。由于輸入電壓Vin是低電平，而NMOS晶體管Ql的源極連接于輸入節(jié)點NI，因此晶體管Ql的柵源電壓VGS>0，Q1導通。而PMOS晶體管Q2的源極連接于輸入節(jié)點NI，而輸入電壓Vin為低電平，因此Q2截止。此時由于晶體管Ql為導通，而輸入電壓Vin為低電平，所以第一輸出節(jié)點A的輸出電壓為低電平；由于晶體管Q2為截止，所以第二輸出節(jié)點B相當于通過電流源接地，因此第 二輸出節(jié)點B的輸出也為低電平，這樣第一輸出節(jié)點A和第二輸出節(jié)點B均輸出低電平，則可以判斷輸入電壓Vin是低電平。當輸入電壓Vin為高電平，并且Vin>VTHH時，此時電壓比較器CMPl輸出信號使得受控開關SI閉合,而電壓比較器CMP2輸出信號使得受控開關S2斷開。由于輸入電壓Vin是高電平，而NMOS晶體管Ql的源極連接于輸入節(jié)點NI，因此晶體管Ql的柵源電壓VGS〈0，Ql截止。而PMOS晶體管Q2的源極連接于輸入節(jié)點NI，而輸入電壓Vin為高電平，因此晶體管Q2導通。此時由于晶體管Ql為截止，所以第一輸出節(jié)點A的輸出電壓相當于是通過電流源連接的電源VDD，所以第一輸出節(jié)點的輸出為高電平。由于晶體管Q2為導通，而輸入電壓為高電平，所以第二輸出節(jié)點B的輸出為高電平，這樣第一輸出節(jié)點A和第二輸出節(jié)點B均輸出高電平，則可以判斷輸入電壓Vin是高電平。當輸入電壓為高阻狀態(tài)時，此時輸入分壓鉗位電路的Q3和Q4是導通的，輸入分壓鉗位電路的電流為10，此時Ql、Q2的電流由Q1/Q3以及Q2/Q4的比例1:B有關，電流為Β*Ι0，此時輸入分壓電路與輸入分壓鉗位電路形成鏡像關系，在電流Il的作用下，輸入節(jié)點NI的輸入電壓會恢復到輸入?yún)⒖茧妷篤REF，而輸入?yún)⒖茧妷篤REF是一個大于低電平VTHL,而小于高電平VTHH的一個中間電壓，所以此時比較器CMPl輸出控制信號使受控開關SI閉合，比較器CMP2輸出控制信號使得受控開關S2閉合，而此時晶體管Q1、Q2也均導通，此時第一輸出節(jié)點A的輸出為高電平，而第二輸出節(jié)點B的輸出則為低電平，則可以由此判斷輸入Vin為高阻狀態(tài)。當輸入為高阻狀態(tài)時，此時受控電流單元的受控開關SI和S2閉合，使得受控開關SI和S2控制的電流支路的電流12并入輸入分壓電路中，此時輸入分壓電路的電流為11+12，如果輸入電壓Vin有擾動電流，需要超過11+12的電流才能使輸出狀態(tài)翻轉(zhuǎn)，因此提高了電路的抗干擾能力。也就是說，本實用新型的輸入三態(tài)檢測電路，在輸入電壓為高低電平時，靜態(tài)消耗電流并不變，當外部干擾使輸入電壓Vin偏離時，鉗位電流能提供的最大電流提高，所以電流能夠在不增大功耗的情況下，顯著提高抵抗噪聲的能力。以上只是本實用新型的一個具體實施例，在前述實施例中，所述受控電流電路的受控開關控制的電流支路為電流源12所形成的電流支路，請參閱圖5所示，在另一實施例中，所述受控電流單元的第一受控開關SI控制的電流支路也可以是由連接于第一輸出節(jié)點A和高電平VDD之間的電阻Rl形成的電流支路，所述受控電流單元的第二受控開關S2控制的電流支路也可以是由連接于第二輸出節(jié)點B和地之間的電阻R2形成的電流支路。請參閱圖6所示，在又一實施例中，所述受控電流單元的第一受控開關SI控制的電流支路也可以是由連接于第一輸出節(jié)點A和高電平VDD之間的晶體管Ml和電阻Rl形成的電流支路，所述受控電流單元的第二受控開關S2控制的電流支路也可以是由連接于第二輸出節(jié)點B和地之間的晶體管M2和電阻R2形成的電流支路。而輸入分壓鉗位電路的晶體管Q3與高電平VDD之間是通過電阻R3連接，輸入分壓鉗位電路的晶體管Q4與地之間是通過電阻R4連接。在其他實施例中晶體管Q1、Q2、Q3、Q4的具體結(jié)構(gòu)是NMOS管還是PMOS管也可以根據(jù)本實用新型的思路進行組合。另外，在前述實施例中，所述晶體管Q1、Q2、Q3、Q4為MOSFET晶體管，在其他實施例中也可以是結(jié)型晶體管。本實用新型的三態(tài)輸入檢測電路，通過設置輸入分壓鉗位電路和受控電流單元，在輸入電壓為高低電平時，靜態(tài)消耗電流并不變，當輸入為高阻狀態(tài)時，通過輸入分壓鉗位電路使輸入分壓電路的輸入節(jié)點的電位恢復為參考電壓，控制受控電流單元的電流加入輸入分壓電路中，在不增大功耗的情況下，顯著提高抵抗噪聲的能力。上述說明已經(jīng)充分揭露了本實用新型的具體實施方式
。需要指出的是，熟悉該領域的技術人員對本實用新型的具體實施方式
所做的任何改動均不脫離本實用新型的權(quán)利要求書的范圍。相應地，本實用新型的權(quán)利要求的范圍也并不僅僅局限于前述具體實施方式
。
權(quán)利要求1.一種三態(tài)輸入檢測電路，其包括輸入分壓電路，所述輸入分壓電路包括串聯(lián)于第一電平節(jié)點和第二電平節(jié)點之間的第一功率器件和第二功率器件，其中第一功率器件與第二功率器件的連接點為輸入端，第一功率器件與第一電平節(jié)點的連接點為第一輸出端，第二功率器件與第二電平節(jié)點的連接點為第二輸出端，當輸入端輸入的為高低電平時，第一輸出端和第二輸出端輸出相同電平，當輸入端為高阻狀態(tài)時，第一輸出端與第二輸出端輸出不同電平，其特征在于其還包括連接于第一輸出節(jié)點和第二輸出節(jié)點的受控電流單元，當輸入端輸入高低電平時，所述輸入分壓電路的電流為第一電流，當輸入端為高阻狀態(tài)時，輸入端控制受控電流單元提供電流使所述輸入分壓電路的電流提高為第二電流。
2.如權(quán)利要求1所述的三態(tài)輸入檢測電路，其特征在于其還包括輸入分壓鉗位電路，所述輸入分壓鉗位電路鏡像所述輸入分壓電路的電流，在輸入端為高阻態(tài)時使輸入端的電壓恢復為參考電壓。
3.如權(quán)利要求2所述的三態(tài)輸入檢測電路，其特征在于所述輸入分壓鉗位電路包括串聯(lián)于第一電平節(jié)點和第二電平節(jié)點之間的第三功率器件和第四功率器件，其中第三功率器件與第四功率器件的連接點為輸入?yún)⒖茧妷汗?jié)點。
4.如權(quán)利要求3所述的三態(tài)輸入檢測電路，其特征在于所述輸入分壓電路的第一功率器件為一個NMOS晶體管Ql，所述輸入分壓電路的第二功率器件為一個PMOS晶體管Q3，所述輸入分壓鉗位電路的第三功率器件為一個NMOS晶體管Q0，所述第四功率器件為一個PMOS晶體管Q2，所述第一功率器件的漏極連接于所述第一輸出節(jié)點，源極連接于所述輸入節(jié)點，所述第二功率器件的源極連接于所述輸入節(jié)點，所述第二功率器件的漏極連接于所述第二輸出節(jié)點，所述分壓鉗位電路的第三功率器件的漏極連接于所述第一電平節(jié)點，源極連接于所述參考電壓輸入節(jié)點，所述分壓鉗位電路的第四功率器件的源極連接于所述參考電壓輸入節(jié)點，漏極連接于所述第二電平節(jié)點，所述第一功率器件的柵極與所述第三功率器件的柵極相連，所述第二功率器件和第四功率器件的柵極相連。
5.如權(quán)利要求1所述的三態(tài)輸入檢測電路，其特征在于所述受控電流單元包括連接于第一輸出節(jié)點的第一受控電流單元，其包括第一電壓比較器、第一受控開關；所述第一電壓比較器比較輸入電壓與第一參考電壓，所述第一受控開關根據(jù)第一電壓比較器的輸出控制連接于第一輸出節(jié)點的電流支路；所述受控電流單元包括連接于第二輸出節(jié)點的第二受控電流單元，其包括第二電壓比較器、第二受控開關；所述第二電壓比較器比較輸入電壓與第二參考電壓，所述第二受控開關根據(jù)第二電壓比較器的輸出控制連接于第二輸出節(jié)點的電流支路，所述第一電壓比較器的第一參考電壓為低電平VTHL，所述第二電壓比較器的第二參考電壓為高電平VTHH，VTHH>VTHL。
6.如權(quán)利要求5所述的三態(tài)輸入檢測電路，其特征在于所述第一受控開關所控制的電流支路為電流源提供的電流，或分壓電阻提供的電流，或晶體管反饋提供的電流。
7.如權(quán)利要求1所述的三態(tài)輸入檢測電路，其特征在于所述功率器件為MOSFET晶體管或結(jié)型晶體管。
專利摘要本實用新型提供一種低功耗抗干擾的三態(tài)輸入檢測電路，其包括輸入分壓電路、輸入分壓鉗位電路、受控電流單元，其中當輸入電壓為高低電平時，輸入分壓電路的電流為靜態(tài)電流，當輸入為高阻態(tài)時，輸入分壓鉗位電路通過控制輸入點的電壓控制受控電流電路工作，使得輸入電路的電流提高，提高檢測電路的抵抗噪聲的能力。
文檔編號G01R31/00GK202903932SQ20122062826
公開日2013年4月24日 申請日期2012年11月23日 優(yōu)先權(quán)日2012年11月23日
發(fā)明者趙汗青, 王釗, 尹航 申請人:無錫中星微電子有限公司