專利名稱：三態(tài)比較電路的單向組合及邏輯電路的模擬驅(qū)動形式的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及基礎(chǔ)電壓比較器電路，具體是一種三態(tài)比較電路及模擬與數(shù)字的轉(zhuǎn)換電路。
電壓比較電路應(yīng)用極為廣泛，結(jié)構(gòu)、類型因用途而異，特別具有代表性的電壓比較電路為差分電壓比較電路，由于該電路具有許多優(yōu)點，因此，現(xiàn)行各種電壓比較器電路均采用差分比較電路，但是由于比較器設(shè)計思想的原則性限制，包括差分比較電路的現(xiàn)行各種比較電路具有如下不足。
1．電壓比較電路的輸入及輸出信號均是模擬信號，當需要邏輯電平輸出時，是把比較后的誤差信號進行放大而獲得的。
2．由于比較電路的模擬特征，不能構(gòu)成“相等”或“平衡”的狀態(tài)輸出，故使比較器的邏輯輸出不完整。
雙限比較和雙限三態(tài)比較、以及射耦雙穩(wěn)態(tài)的具有回差特性的比較，和各種具有雙閾值的比較電路，均可以實現(xiàn)鑒別兩個輸入的三種明確狀態(tài)，但這些功能的實現(xiàn)都是在比較電路之外用其它方法實現(xiàn)的，因此使電路結(jié)構(gòu)復(fù)雜、難以發(fā)揮三態(tài)比較的固有特性，從一定意義上講，限制了比較電路更為廣泛的運用。
本發(fā)明旨在實現(xiàn)一種電路結(jié)構(gòu)簡單、具有三態(tài)邏輯輸出的更具有廣泛應(yīng)用的比較電路，以及用普通比較電路不能實現(xiàn)的器件應(yīng)用，亦是同本人發(fā)明<三態(tài)比較電路。三態(tài)電路的雙向組合及多閾值驅(qū)動形式>及<三態(tài)比較電路的調(diào)寬組合及邏輯電路的模擬驅(qū)動形式>具同等功能的又一種形式。
下面結(jié)合附圖描述本發(fā)明的技術(shù)方案及有益效果。
參照

圖1，本發(fā)明是由四只晶體管和三只電阻組成，具體結(jié)構(gòu)形式為晶體管1和晶體管TA的基極相接，形成一個輸入A，晶體管1的發(fā)射極、晶體管2的基極、晶體管TB的發(fā)射極及電阻4的一端互相連接，構(gòu)成節(jié)點8，晶體管TA的發(fā)射極、晶體管2的發(fā)射極及電阻3的一端互相連接構(gòu)成節(jié)點7，電阻3和4的另一端接地，晶體管TB的基極作為另一個輸入B、集電極接電源VCC，晶體管TA的集電極接電源VCC，晶體管1和晶體管2的集電極及電阻9的一端互相連接構(gòu)成節(jié)點M，電阻9的另一端接電源VCC，從節(jié)點M引出一線為輸出F。
該電路是這樣工作的，當輸入A＞B時，則晶體管TA和晶體管1導(dǎo)通，M輸出低電平，當輸入A＜B并且B-A大于晶體管2的發(fā)射結(jié)死區(qū)電壓時，晶體管TB和晶體管2導(dǎo)通，M輸出低電平，當輸入A＜B且B-A小于晶體管2的發(fā)射結(jié)死區(qū)電壓對，晶體管1和晶體管2均截止，M輸出高電平。
參照圖2，把圖1所述電路中的晶體管1和晶體管2的集電極分開，亦和電阻9的連接分開，取掉電阻9，分別在晶體管1和晶體管2的集電極連接電阻5和電阻6，構(gòu)成節(jié)點MA和MB，電阻5和6的另一端接電源VCC，從節(jié)點MA和MB分別引出一線為輸出FA和FB。
參照圖3，把圖2所述電路中的節(jié)點MA和MB用二極管連接起來，連接方式為二極管DA和DB的負極分別接節(jié)點MA和MB，二極管DA和DB的正極相接并與電阻9的一端相接構(gòu)成節(jié)點M，分別從節(jié)點MA、M、MB引出一線為輸出FA、F、FB。
參照圖4，把圖1所述電路中的輸入晶體管TA和TB取掉，即構(gòu)成能進行級聯(lián)組合的三態(tài)比較單元電路。
圖2、圖3、圖4所述電路的工作方式同于圖1所述電路的工作方式。
該電路具有如下特點1．具有三態(tài)比較特性由于該電路在輸入模擬信號時輸出表現(xiàn)為“狀態(tài)”特性，在限定的條件下，輸出不跟隨輸入連續(xù)變化，只有當兩個模擬信號的輸入越過規(guī)定的閾值區(qū)間時，輸出便由原來的狀態(tài)轉(zhuǎn)變至新的狀態(tài)，并且輸出有三種狀態(tài)，即A＞B和A＜B以及A-B或B-A小于閾值區(qū)間的狀態(tài)。
2．具有“量化”識別特性如果把A-B或B-A小于規(guī)定的閾值區(qū)間的情況“量化”為A=B，則對任意兩個模擬信號比較時，可以識別為“A是B”或“B是A”和“A非B”或“B非A”。
3．具有“量化”邏輯特性普通邏輯信號本無量的結(jié)構(gòu)，而本電路的邏輯信號輸出總有一個模擬量與之對應(yīng)。
4．具有“量化”驅(qū)動、掃描、選擇等特性如果把上述電路進行組合，形成許多輸出，則當兩個模擬輸入在一定差值下，總有一個輸出并且只有一個輸出同其它輸出處于相反的狀態(tài)，而且這個輸出在模擬信號的作用下，朝兩個方向移動。
5．具有模數(shù)轉(zhuǎn)換特性用該電路的組合形式可以構(gòu)成一系列模數(shù)轉(zhuǎn)換電路，亦可以構(gòu)成數(shù)模轉(zhuǎn)換電路。
參照圖5，在圖1所述電路中的輸出引出線上加驅(qū)動電路后即為單輸出三態(tài)比較器電路。
參照圖6，在圖2所述電路的輸出引出線上加驅(qū)動電路后即為二輸出三態(tài)比較器。
參照圖7，在圖3所述電路的輸出引出線上加驅(qū)動電路即為三輸出三態(tài)比較器。
圖5、圖6、圖7所述的電壓比較器，與現(xiàn)有比較器相比具有實質(zhì)性的特點該電路具有模擬信號的比較能力，亦具有模擬信號的“量化”識別能力，它既能工作在模擬電路里對兩個模擬信號進行比較和“量化”識別，亦能工作在數(shù)字電路里對兩組數(shù)據(jù)進行比較和識別。
參照圖8，把圖4所述的電路作為基本單元并按隊列排列起來，形成單元①、單元②…單元 把各單元的兩個異名節(jié)點握手式的連接起來，構(gòu)成節(jié)點8172、82,73…8n-17n，各單元的異名端接地電阻互相合并構(gòu)成電阻4132、4233…4n-13n，把各單元的一個輸入B1、B2…Bn互相連接構(gòu)成本電路輸入VI，而基準電源輸入則由晶體管TA引至單元①的節(jié)點71，各單元的輸出分別作為本電路輸出F1、F2…Fn，即構(gòu)成單向握手級聯(lián)隊列電路。
該電路是這樣工作的，當只在基準電壓輸人VREF端加上電壓時，由于沒有輸入電壓VI，故各單元晶體管l1、l2…ln導(dǎo)通，輸出F1、F2…Fn均為低電平，當輸入VI加上輸入電壓時，輸入電壓凡小于本單元基準電壓的各單元，晶體管2截止，晶體管1導(dǎo)通，其輸出為低電平，輸入電壓凡大于本單元基準電壓的各單元，晶體管1截止，晶體管2導(dǎo)通，其輸為低電平，唯一只有“量化”后輸入與基準電壓相等的一個單元晶體管1和2均截止，F(xiàn)輸出高電平。
參照圖9，把圖8所述電路的各輸出M1、M2…Mn，分別同晶體管T1、T2…Tn的基極相接，T1、T2…Tn的集電極接電源VCC，T1、T2…Tn的發(fā)射極互相連接構(gòu)成輸出OUT，即構(gòu)成單向握手級聯(lián)隊列“或”電路。
該電路工作方式同于圖8所述電路，只有輸出是“或”邏輯結(jié)構(gòu)，故當輸入VI經(jīng)常變化時，OUT才有脈沖輸出。
參照圖10，把圖8所述電路的各輸出節(jié)點M1、M2…Mn分別同晶體管T1、T2…Tn的基極相接，T1、T2…Tn的發(fā)射極互相連接構(gòu)成節(jié)點E，晶體管T1、T2…Tn的集電極作為各輸出F1、F2…Fn。即構(gòu)成單向握手級聯(lián)隊列“非輸出”電路。
參照圖11，把圖8所述電路的各輸出節(jié)點M1、M2…Mn分別接晶體管T1、T2…Tn的基極，晶體管T1、T2…Tn的集電極互相連接構(gòu)成節(jié)點Y，晶體管T1、T2…Tn的發(fā)射極作為各輸出F1、F2…Fn，即構(gòu)成單向握手級聯(lián)隊列射極輸出電路。
圖10、圖11所述電路的工作方式同于圖8所述電路，并且上述各電路稱之為“模擬驅(qū)動電路”。
參照圖12，把圖8所述電路的各輸出節(jié)點M1、M2…Mn直接同“與或門”邏輯電路的各與門單元P1、P2…Pn的一個輸入端S1、S2…Sn連接起來，用D1、D2…Dn，作為各與門單元的數(shù)據(jù)輸入端，F(xiàn)為數(shù)據(jù)輸出，則構(gòu)成模擬數(shù)據(jù)選擇電路。
參照圖13，用圖12同樣的連接方法把“模擬驅(qū)動電路”的各輸出同“與門”邏輯單元P1、P2…Pn連接起來，用D1、D2…Dn作為各單元數(shù)據(jù)輸入，F(xiàn)1、F2…Fn為各單元數(shù)據(jù)輸出，則構(gòu)成模擬驅(qū)動的順次開關(guān)電路。
參照圖14，用圖12同樣的連接方法把模擬驅(qū)動電路的各輸出與分配開關(guān)的各單元控制端S1、S2…Sn連接起來，用D作為數(shù)據(jù)輸入，F(xiàn)1、F2…Fn作為各分路輸出，則構(gòu)成模擬數(shù)據(jù)分配器電路。
圖12、圖13、圖14是這樣工作的，在模擬驅(qū)動電路的基準電壓輸入端VREF加上基準電壓，在模擬信號輸入VI端加輸入模擬電壓，則在模擬驅(qū)動電路的各輸出端F1、F2…Fn中，總有一個為高(其它均為低)，從而驅(qū)動邏輯電路進行選擇性的工作。
參照圖15，用一個圖10所述的電路作為單純顯示矩陣的行線驅(qū)動電路，并把模擬驅(qū)動電路的各輸出作為行線，再用一個圖8所述的模擬驅(qū)動電路作為單純矩陣的列線驅(qū)動電路，并把該模擬驅(qū)動電路的各輸出線M1、M2…Mn直接作為列線，把用作列線的模擬驅(qū)動電路的電源輸入節(jié)點VCC改為視頻輸入節(jié)點Y，行線驅(qū)動電路的模擬輸入端VI接幀同步后的掃描鋸齒波電壓，列線驅(qū)動電路的模擬輸入端VI端接行同步后的掃描鋸齒波電壓，VREF接各自的基準電源，Y接視頻輸入，則在行、幀、掃描電壓及視頻信號的作用下，該顯示器可再現(xiàn)單色視頻圖像。
參照圖16，把圖15所述電路的列線驅(qū)動電路換為圖11所述的模擬驅(qū)動電路，直接用該模擬驅(qū)動電路的輸出F1、F2…Fn作為列線，Y端接視頻信號，可以構(gòu)成單純顯示矩陣的單色顯示。
參照圖17，把圖16所述電路的列線驅(qū)動電路的各輸出驅(qū)動管T1、T2…Tn按組增加兩色驅(qū)動管構(gòu)成T1RT1GT1B、T2RT2GT2B…TnRTnGTnB并把T1RT2R…TnR驅(qū)動晶體管的集電極互相連接構(gòu)成R色視頻輸入，把T1GT2G…TnG驅(qū)動晶體管的集電極互相連接構(gòu)成G色視頻輸入，把T1BT2B…TnB驅(qū)動晶體管的集電極互相連接構(gòu)成B色視頻輸入，各色驅(qū)動晶體管的發(fā)射極以組(T1、T2…Tn組)，構(gòu)成三色驅(qū)動列線，即構(gòu)成單純顯示矩陣的全色顯示。
參照圖18，用一個圖8所述的模擬驅(qū)動電路，并把該電路的各輸出F1、F2…Fn作為行線，再用一個圖8所述的電路作為列線驅(qū)動電路，并把該電路的各輸出F1、F2…Fn，分別同晶體管T1、T2…Tn的柵極相接，晶體管T1、T2…Tn的漏極互相連接起來構(gòu)成視頻輸入端Y，晶體管T1、T2…Tn的源極作為列線，有源顯示單元的柵極按行排列并接行線，各有源顯示單元的漏極按列排列并接列驅(qū)動線，即構(gòu)成有源顯示矩陣的單色顯示。
參照圖19，把圖18所述電路的列線模擬驅(qū)動電路的各輸出M1、M2…Mn，同三色視頻驅(qū)動管TRTGTB的柵極連接，形成T1RT1GT1B和T2RT2GT2B…及TnRTnGTnB，晶體管T1RT2R…TnR的漏極互相連接構(gòu)成R色視頻輸入端，晶體管T1GT2G…TnG的漏極互相連接構(gòu)成G色視頻輸入端，晶體管T1BT2B…TnB的漏極互相連接構(gòu)成B色視頻輸入，各色視頻驅(qū)動管的源極以R、G、B為一組，形成T1RT1GT1B、T2RT2GT2B…TnBTnGTnB共n組三色列線，各有源顯示單元的漏極按列排列分R、G、B三色分別接入相應(yīng)的列線，即構(gòu)成有源顯示矩陣的三色驅(qū)動電路。
圖15、圖16、圖17、圖18、圖19所述電路是這樣工作的，把行線和列線模擬驅(qū)動電路的基準電壓輸入端與相應(yīng)的基準電源接通，把行線模擬驅(qū)動電路的輸入端VI同幀掃描鋸齒波電壓接通，把列線驅(qū)動電路的輸入端VI同行掃描鋸齒波電壓接通，在行掃描電壓和幀掃描電壓的驅(qū)動下，行線模擬驅(qū)動電路的各輸出中有一個并且只有一個變高，故有只有一根行線為高電平(或低電平)同樣在列線模擬驅(qū)動電路的各輸出中也有一個變高，因此在一根變高(或變低)的行線和變高的列線交點處的顯示單元將顯示該時刻的信號，通過行掃描電壓的連續(xù)驅(qū)動，將實現(xiàn)逐點掃描，通過幀掃描電壓的連續(xù)驅(qū)動將構(gòu)成逐行掃描，在二者的共同作用下，將再現(xiàn)視頻圖像。
前述各種掃描電路的突出特點是實現(xiàn)了矩陣顯示的模擬驅(qū)動(尋址)，具有驅(qū)動速度高、電路結(jié)構(gòu)簡單，并和現(xiàn)有模擬電視系統(tǒng)兼容的特點。
參照圖20，把一個圖8所述的模擬驅(qū)動電路的各輸出F1、R2…Fn直接同一個單地址存儲器的字線連接起來，即構(gòu)成存儲器的模擬驅(qū)動形式。
參照圖21，把一個模擬驅(qū)動電路的各輸出F1、F2…Fn直接同一個雙地址存儲器的位線連接起來，即構(gòu)成雙地址存儲器的模擬驅(qū)動形式。
圖20、圖21所述電路的顯著特點是，用模擬信號對存儲器進行操作、驅(qū)動，使模擬信號同數(shù)字數(shù)據(jù)有直接的對應(yīng)關(guān)系，在特殊情況下，亦轉(zhuǎn)化為“模數(shù)轉(zhuǎn)換器”或“數(shù)模轉(zhuǎn)換器”。
參照圖22，把模擬驅(qū)動電路的各輸出F1、F2…Fn直接進行對應(yīng)編碼，即構(gòu)成模數(shù)轉(zhuǎn)換器。
參照圖23，把圖9所述電路的輸出OUT同整形電路的輸入相接，把整形電路的輸出同計數(shù)器的計數(shù)脈沖輸入端相接，用計數(shù)器的輸出D1、D2…Dn作為輸出。
權(quán)利要求
1．一種三態(tài)比較電路是由四只三極管和三只電阻組成，其特征在于晶體管1和晶體管TA的基極相接構(gòu)成輸入節(jié)點A，晶體管1的發(fā)射極、晶體管2的基極、晶體管TB的發(fā)射極及電阻4的一端互相連接構(gòu)成節(jié)點8，晶體管TA的發(fā)射極、晶體管2的發(fā)射極及電阻3的一端互相連接構(gòu)成節(jié)點7，電阻3和4的一端接地。晶體管TB的基極作為另一個輸入B、集電極接電源VCC．晶體管TA的集電極接電源VCC。晶體管1的集電極和晶體管2的集電極相接再和電阻9的一端相接構(gòu)成節(jié)點M，電阻9的另一端接電源VCC。從節(jié)點M引出一線為輸出F。
2．根據(jù)權(quán)利要求1所述的電路其特征在于(1)把晶體管1和晶體管2的集電極分開，取掉電阻9，分別在晶體管1和晶體管2的集電極連接電阻5和電阻6，構(gòu)成帶點MA和MB，電阻5和6的另一端接電源VCC，從節(jié)點MA和MB分別引出一線為輸出FA和FB；(2)把上述電路中的節(jié)點MA和MB分別和二極管DA和DB連接，二極管DA的負極接節(jié)點MA，二極管DB的負極接節(jié)點MB，二極管DA和DB的正極相接并與電阻9的一端相接構(gòu)成節(jié)點M，分別從節(jié)點MA、M、MB引出一線為輸出FA、F、FB；(3)把權(quán)利要求1所述電路的晶體管TA和TB取掉，并把晶體管1的基極接節(jié)點7，晶體管2的基極與節(jié)點8分開作為一個輸入B；(4)把權(quán)利要求1所述的電路及上述電路的輸出引線上加驅(qū)動器后作為輸出，即為比較器電路。
3．根據(jù)權(quán)利要求2所述的電路其特征在于(1)將權(quán)利要求2(3)所述的電路作為基本單元并按隊列排列起來構(gòu)成單元①、單元②…單元 ，并把各單元握手式的連接起來，構(gòu)成節(jié)點8172、8273…8n-17n，各單元接地電阻互相合并構(gòu)成電阻4132、4233…4n-13n，把各單元的—個輸入B1、B2…Bn互相連接構(gòu)成輸入VI，在節(jié)點71上接晶體管TA的發(fā)射極，晶體管TA的集電極接電源VCC，晶體管TA的基極作為基準電壓輸入VREF，各單元的輸出作為本電路輸出F1、F2…Fn；(2)把上述電路的各輸出節(jié)點M1、M2…Mn分別同晶體管T1、T2…Tn的基極相接，晶體管T1、T2…Tn的集電極接電源VCC，晶體管T1、T2…Tn的發(fā)射極互相連接構(gòu)成輸出OUT；(3)把上述電路的輸出節(jié)點M1、M2…Mn分別同晶體管T1、T2…Tn的基極相接，晶體管T1、T2…Tn的發(fā)射極互相連接構(gòu)成節(jié)點E，晶體管T1、T2…Tn的集電極作為輸出F1、F2…Fn；(4)將上述的電路的各輸出節(jié)M1、M2…Mn分別和晶體管T1、T2…Tn的基極連接，晶體管T1、T2…Tn的集電極互相連接構(gòu)成輸入Y，晶體管T1、T2…Tn的發(fā)射極作為輸出F1、F2…Fn。
4．根據(jù)權(quán)利要求3所述的電路，其特征在于(1)將權(quán)利要求3所述電路的輸出節(jié)點M1、M2…Mn直接同“與或門”邏輯電路的各與門單元P1、P2…Pn的一個輸入端S1、S2…Sn連接，用與門單元的另一個輸入D1、D2…Dn，作為數(shù)據(jù)輸入，F(xiàn)為數(shù)據(jù)輸出；(2)將一個權(quán)利要求3所述電路的輸出節(jié)點M1、M2…Mn直接同與門單元P1、P2…Pn的一個輸入連接，與門單元的其它輸入D1、D2…Dn作為數(shù)據(jù)輸入，F(xiàn)1、F2…Fn為各輸出；(3)將一個權(quán)利要求3所述電路的各輸出節(jié)點M1、M2…Mn與分配開關(guān)的各控制端S1、S2…Sn連接，用D作為數(shù)據(jù)輸入，F(xiàn)1、F2…Fn作為各分路輸出。
5．根據(jù)權(quán)利要求3所述的電路，其特征在于(1)用一個權(quán)利要求3(3)所述的電路作為行線模擬驅(qū)動電路，并把各輸出F1、F2…Fn作為行線，再用一個權(quán)利要求3(1)所述的電路作為列線驅(qū)動電路，并把其輸出節(jié)點M1、M2…Mn的引線作為列線，把列線模擬驅(qū)動電路的電源輸入節(jié)點VCC改為視頻輸入節(jié)點Y，各顯示單元掛接在行線與列線的交點上；(2)把上述電路的列線驅(qū)動電路改為權(quán)利要求3(4)所述的電路，并用其輸出F1、F2…Fn直接作為列線，晶體管T1、T2…Tn的集電極互連接點Y為視頻輸入；(3)把上述電路的列線單色驅(qū)動管T1、T2…Tn改為列線三色驅(qū)動管組，T1RT1GT1B和T2RT2GT2B…及TnRTnGTnB，并把各級同一色驅(qū)動管T1RT2R…TnR的集電極互相連接作為R色輸入，把T1GT2G……TnG的集電極互相連接作為G色輸入，把T1BT2B…TnB的集電極互相連接作為B色輸入，每組晶體管的發(fā)射極作為一組列線，模擬驅(qū)動器的一個輸出接一組驅(qū)動管的基極，在各色驅(qū)動列線同行線的交點處掛接相應(yīng)色別的顯示單元；(4)用一個權(quán)利要求3(1)所述的電路作為行線模擬驅(qū)動電路，并將各輸出F1、F2…Fn作為行線，再用一個權(quán)利要求3(1)所述的電路作為列線驅(qū)動電路，并把其輸出節(jié)點M1、M2…Mn分別同晶體T1、T2…Tn的柵極相接，把晶體管T1、T2…Tn的漏極互相連接構(gòu)成視頻輸入端Y，把晶體管T1、T2…Tn的源極作為列線，有源顯示單元的柵極按行排接行線，有源顯示單元的漏極按列排列接列線；(5)把上述電路單色驅(qū)動晶體管T1、T2…Tn改為三色驅(qū)動管組T1RT1GT1B和T2RT2GT2B…及TnRTnGTnB并把各組同一色驅(qū)動晶體管T1RT2R…TnR的漏極互相連接構(gòu)成R色輸入，把晶體T1GT2G…TnG的漏極互相連接構(gòu)成G色輸入，把晶體管T1BT2B…TnB的漏極互相連接構(gòu)成B色輸入，每組晶體管的源極作為一組三色列線，模擬驅(qū)動電路的一個輸出接一組三色驅(qū)動管的柵級，各色顯示單元的漏極按列分色接入相應(yīng)的列線。
6．根據(jù)權(quán)利要求3所述的電路，其特征在于(1)利用一個權(quán)利要求3所述的電路作為模擬驅(qū)動電路，并把其輸出F1、F2…Fn直接與單地址存儲器的字線連接；(2)利用一個權(quán)利要求3所述的電路，將其輸出F1、F2…Fn直接同雙地址存儲器的位線連接。
7．根據(jù)權(quán)利要求3所述的電路，其特征在于把權(quán)利要求3所述電路的模擬驅(qū)動電路的各輸出F1、F2…Fn直接進行編碼，形成輸出D1、D2…Dn。
8．根據(jù)權(quán)利要求3所述的電路，其特征在于利用一個權(quán)利要求3所述的電路，將其輸出OUT接整形電路的輸入，整形電路的輸出接計數(shù)器的計數(shù)脈沖輸入端，計數(shù)器的數(shù)據(jù)輸出D1、D2…Dn為本電路輸出。
全文摘要
一種三態(tài)比較電路是由四只三極管和三只電阻組成，其特征在于晶體管1和晶體管T
文檔編號H03K19/20GK1317877SQ0010516
公開日2001年10月17日 申請日期2000年4月12日 優(yōu)先權(quán)日2000年4月12日
發(fā)明者胡武生 申請人:胡武生