專利名稱：單總線芯片的測試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及芯片測試領(lǐng)域，尤其是涉及一種對單總線芯片的測試方法。
背景技術(shù)：
現(xiàn)有的成像設(shè)備，如噴墨打印機或激光打印機都設(shè)有可拆卸地安裝到成像設(shè)備內(nèi)的耗材容器，如墨盒或碳粉盒，用來容納打印使用的耗材，如墨水或碳粉。現(xiàn)有的耗材容器大多設(shè)有芯片，且成像設(shè)備內(nèi)也設(shè)有電路板，電路板上設(shè)有控制器，控制器與耗材容器進行通信?？刂破髋c芯片之間是通過單總線的方式進行通信，因此耗材芯片也大多設(shè)置單總線芯片，如達拉斯公司生產(chǎn)的芯片。由于耗材芯片內(nèi)需要存儲與成像設(shè)備及耗材容器相關(guān)的數(shù)據(jù)，因此將耗材芯片安裝到耗材容器之后，需要對耗材芯片進行測試，主要是針對單總線芯片進行測試。測試時，使用測試主機與被測試的單總線芯片連接，然后讀取芯片內(nèi)的數(shù)據(jù)，并模仿成像設(shè)備工作，向芯片發(fā)送命令，檢測芯片能夠正確執(zhí)行命令。參見圖1，對單總線芯片進行測試，往往使用單片機10作為測試主機，進行測試前，需要將被測試的芯片11與單片機10連接。連接時，首先將單片機10的接地引腳GND與芯片11的接地管腳GND連接，然后將單片機10的一個引腳GPIO連接至芯片11的數(shù)據(jù)管腳DAT，并且將單片機10的引腳GPIO通過電阻Rl連接至直流電源VCC，將引腳GPIO設(shè)置為數(shù)據(jù)輸入引腳，即芯片11的數(shù)據(jù)可以通過引腳GPIO輸入至單片機10內(nèi)。連接后，單片機10通過引腳GPIO向芯片11發(fā)送命令以及數(shù)據(jù)，芯片11根據(jù)接收的命令向單片機10返回數(shù)據(jù)，單片機10根據(jù)接收的數(shù)據(jù)判斷芯片11是否正常工作。但是，單總線芯片對管腳的連接以及管腳的輸入、輸出信號有嚴(yán)格的要求，一旦接地管腳GND與數(shù)據(jù)管腳DAT的連接錯誤，例如將數(shù)據(jù)管腳DAT連接到單片機10的接地引腳GND上，將接地管腳GND連接至單片機10的引腳GPIO上，芯片11即無法工作。然而，由于不少的單總線芯片在外觀上并沒有明顯標(biāo)記接地管腳GND與數(shù)據(jù)管腳DAT，測試時很容易會將兩個管腳混淆，也就是將兩個管腳反接，導(dǎo)致測試不成功。此時，需要將兩個管腳的連接線反接，才能進行測試，這給測試操作帶來極大的不便，也導(dǎo)致測試效率不高。

發(fā)明內(nèi)容
本發(fā)明的主要目的是提供一種測試主機能夠自動判斷被測試芯片管腳且進行測試的單總線芯片測試方法。本發(fā)明的另一目的是提供一種測試測試效率較高的單總線芯片測試方法。為實現(xiàn)上述的主要目的，本發(fā)明提供的單總線芯片測試方法包括將測試主機的第一引腳連接至被測試芯片的第一管腳，第一引腳還通過第一電阻連接至直流電源，將測試主機的第二引腳連接至芯片的第二管腳，第二引腳還通過第二電阻連接至直流電源，第一管腳與第二管腳中的一個為數(shù)據(jù)管腳，另一個為接地管腳；將第一引腳設(shè)置為數(shù)據(jù)輸出引腳并輸出接地信號，將第二引腳設(shè)置為數(shù)據(jù)輸入引腳；待芯片上電后，測試主機讀取第二引腳輸入的信號，并判斷取的信號是否為低電平信號，如是，則將第一引腳設(shè)置為數(shù)據(jù)輸入引腳，將第二引腳設(shè)置為數(shù)據(jù)輸出引腳并輸出接地信號，并通過第一引腳與芯片進行通信；如否，通過第二引腳與芯片進行通信。由上述方案可見，芯片的接地管腳與數(shù)據(jù)管腳均連接至測試主機的引腳上，測試主機將其中一個引腳設(shè)置為數(shù)據(jù)輸入模式，將另一個引腳設(shè)置成輸出模式并輸出接地信號，這樣測試主機可以靈活地改變兩個引腳的輸入/輸出模式，即使芯片的接地管腳與數(shù)據(jù)管腳被反接，測試主機能夠自動改變兩個引腳的狀態(tài)與輸出信號，確保能夠?qū)π酒M行測試。這樣，連接芯片時無需區(qū)分芯片的接地管腳與數(shù)據(jù)管腳，即使連接錯誤也不需要重新連接，大大提高了測試效率?！獋€優(yōu)選的方案是，第一引腳與第二引腳均為雙工輸入輸出引腳。這樣，第一引腳與第二引腳均能作為數(shù)據(jù)輸入引腳使用，也能作為數(shù)據(jù)輸出引腳使用，有利于測試主機改變兩個引腳的工作狀態(tài)。進一步的方案是，將第一引腳設(shè)置為數(shù)據(jù)輸出引腳并輸出接地信號后，測試主機延時預(yù)定時間后向芯片上電。由此可見，將測試主機與被測試芯片連接后，并不是直接給芯片上電，而是延時預(yù)定時間后才給芯片上電，這是因為被測試芯片內(nèi)往往設(shè)有電容，在延時時間內(nèi)能夠給電容充電的時間，以便于芯片上電后，芯片內(nèi)的電容已經(jīng)儲存有一定的電量，滿足芯片測試的需要。


圖1是現(xiàn)有單總線芯片測試方法中測試主機與芯片連接的電原理圖。圖2是本發(fā)明實施例中測試主機與芯片連接的電原理圖。圖3是本發(fā)明實施例中測試主機與芯片連接另一種情況的電原理圖。以下結(jié)合附圖及實施例對本發(fā)明作進一步說明。
具體實施例方式本發(fā)明是使用測試主機對單總線芯片進行測試，本實施例所使用的測試主機是單片機，當(dāng)然也可以使用現(xiàn)場可編程門陣列(FPGA)等可編程器件作為測試主機。本實施例中被測試的芯片為達拉斯公司生產(chǎn)的DS2432芯片，其具有兩個管腳，分別是接地管腳GND與數(shù)據(jù)管腳DAT。進行測試時，首先將單片機與芯片進行連接，單片機與芯片連接的電原理圖如圖2所示。連接時，首先將單片機20的電源引腳連接到直流電源VCC上，將接地引腳GND接地，然后將被測試的芯片21兩個管腳連接到單片機20的兩個引腳上。由于芯片21的兩個管腳并沒有明顯的標(biāo)識，因此連接后，可能會出現(xiàn)以下兩種的連接情況:
1、單片機20的第一引腳GPIOl連接至芯片21的數(shù)據(jù)管腳DAT，單片機20的第二引腳GP102連接至芯片21的接地管腳GND，此時的電路圖如圖2所示。2、如圖3所示，單片機20的第一引腳GPIOl連接至芯片21的接地引腳GND，單片機20的第二引腳GP102連接至芯片21的數(shù)據(jù)引腳DAT。
當(dāng)然，不管是上述的那一種連接情況，單片機20的第一引腳GPIOl均需要通過電阻R3連接至直流電源VCC，且第二引腳GP102也通過電阻R4連接至直流電源VCC。將芯片21與單片機20連接后，設(shè)定第一引腳GPIOl與第二引腳GP102的工作方式，例如，設(shè)置第一引腳GPIOl為數(shù)據(jù)輸出引腳，向外輸出接地信號，也就是電壓為O的信號，將第二引腳GP102設(shè)置成數(shù)據(jù)輸入引腳，允許芯片21通過第二引腳GP102向單片機20輸入數(shù)據(jù)。然后，單片機20延時預(yù)定的時間后給芯片21上電，延時時間可以根據(jù)實際情況確定，例如延時10毫秒，該延時時間主要是由單片機20給芯片21內(nèi)的電容充電，以滿足芯片21測試的工作需要。給芯片21上電后，單片機20讀取第二引腳GP102輸入的數(shù)據(jù)，并判斷輸入的數(shù)據(jù)是否為低電平信號，如是，則表示第二引腳GP102與芯片21的接地管腳GND連接，而第一引腳GPIOl與芯片21的數(shù)據(jù)引腳DAT連接，即連接方式如圖2所示的情況。這是反接的情況，芯片21無法正常工作，因此必須更換兩個引腳GPIOl與GP102的工作模式，即將第一引腳GPIOl設(shè)置為數(shù)據(jù)輸入引腳，將第二引腳GP102設(shè)置為數(shù)據(jù)輸出引腳并輸出接地信號，這樣，芯片21即可正常工作。設(shè)置完畢后，單片機40通過第一引腳GPIOl接收芯片21發(fā)送的數(shù)據(jù)，即與芯片21進行通信，從而完成測試工作。若將第一引腳GPIOl設(shè)置成數(shù)據(jù)輸出引腳并輸出接地信號，將第二引腳設(shè)置為數(shù)據(jù)輸入引腳后，單片機40讀取第二引腳GP102的信號為高電平信號，則表示連接正確，連接電路圖如圖3所示，單片機20直接通過第二引腳GP102接收芯片21的信號即可。由于第一引腳GPIOl與第二引腳GP102均可能作為輸入引腳或輸出引腳使用，因此第一引腳GPIOl與第二引腳GP102均需要是雙工輸入輸出引腳，即既能輸出數(shù)據(jù)，也能輸入數(shù)據(jù)，確保單片機20能夠任意設(shè)定兩個引腳GPIOl、GP102的工作模式。由上述方案可見，將單片機20與芯片21連接時，可以不用分別芯片21的兩個管腳，即使連接錯誤，單片機20也能識別與芯片21的錯誤連接，并反置第一引腳GPIOl與第二引腳GP102的設(shè)置模式，即可與芯片21進行通信，這樣能避免因單片機20與芯片21反接而重新連接的操作，提高芯片21的測試效率。最后需要強調(diào)的是，本發(fā)明不限于上述實施方式，如測試主機類型的改變、延時時間的改變等變化也應(yīng)該包括在本發(fā)明權(quán)利要求的保護范圍內(nèi)。
權(quán)利要求
1.單總線芯片的測試方法，其特征在于:包括 將測試主機的第一引腳連接至被測試芯片的第一管腳，所述第一引腳還通過第一電阻連接至直流電源，將所述測試主機的第二引腳連接至所述芯片的第二管腳，所述第二引腳還通過第二電阻連接至所述直流電源，所述第一管腳與所述第二管腳中的一個為數(shù)據(jù)管腳，所述第一管腳與所述第二管腳中的另一個為接地管腳； 將所述第一引腳設(shè)置為數(shù)據(jù)輸出引腳并輸出接地信號，將所述第二引腳設(shè)置為數(shù)據(jù)輸入引腳； 待所述芯片上電后，所述測試主機讀取所述第二引腳輸入的信號，并判斷所讀取的信號是否為低電平信號，如是，則將所述第一引腳設(shè)置為數(shù)據(jù)輸入引腳，將所述第二引腳設(shè)置為數(shù)據(jù)輸出引腳并輸出接地信號，并通過所述第一引腳與所述芯片進行通信；如否，通過所述第二引腳與所述芯片進行通信。
2.根據(jù)權(quán)利要求1所述的單總線芯片的測試方法，其特征在于: 所述第一引腳與所述第二引腳均為雙工輸入輸出引腳。
3.根據(jù)權(quán)利要求1或2所述的單總線芯片的測試方法，其特征在于: 將所述第一引腳設(shè)置為數(shù)據(jù)輸出引腳并輸出接地信號后，所述測試主機延時預(yù)定時間后向所述芯片上電。
4.根據(jù)權(quán)利要求3所述的單總線芯片的測試方法，其特征在于: 所述預(yù)定時間為10毫秒。
5.根據(jù)權(quán)利要求1或2所述的單總線芯片的測試方法，其特征在于: 所述測試主機為單片機。
全文摘要
本發(fā)明提供一種單總線芯片的測試方法，包括將測試主機的第一引腳連接至芯片的第一管腳，將測試主機的第二引腳連接至芯片的第二管腳，第一管腳與第二管腳中的一個為數(shù)據(jù)管腳，另一個為接地管腳；將第一引腳設(shè)置為數(shù)據(jù)輸出引腳并輸出接地信號，將第二引腳設(shè)置為數(shù)據(jù)輸入引腳；待芯片上電后，測試主機讀取第二引腳輸入的信號，并判斷取的信號是否為低電平信號，如是，則將第一引腳設(shè)置為數(shù)據(jù)輸入引腳，將第二引腳設(shè)置為數(shù)據(jù)輸出引腳并輸出接地信號，并通過第一引腳與芯片進行通信；如否，通過第二引腳與芯片進行通信。本發(fā)明提供的測試方法能夠讓測試主機自動識別芯片的管腳，并根據(jù)管腳的情況設(shè)定引腳的工作模式，提高測試效率。
文檔編號G01R31/28GK103197225SQ20121000510
公開日2013年7月10日 申請日期2012年1月6日 優(yōu)先權(quán)日2012年1月6日
發(fā)明者張曉徽 申請人:珠海天威技術(shù)開發(fā)有限公司