專利名稱：用于多電源芯片的電源總線結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路設(shè)計(jì)，特別涉及用于多電源芯片的電源總線結(jié)構(gòu)。
背景技術(shù)：
如今的集成電路芯片為了區(qū)隔噪聲一般都有多組電源。常用的電源組有用于輸入 輸出(I/O)的、內(nèi)部邏輯電路的、各個模擬電路模塊的以及用于測試的。對于一般的純邏輯 芯片，兩到三組電源就足夠了。但是對于數(shù)?；旌?Mixed Signal)芯片或者系統(tǒng)級芯片 (S0C)，三組以上甚至多達(dá)十幾組電源都會集成在一個獨(dú)立封裝的芯片中。隨著集成電路芯片電源組的數(shù)目越來越多，其全芯片靜電防護(hù)設(shè)計(jì)也變得更為復(fù) 雜。目前一般采取多區(qū)域多電源總線的解決方案，將不同應(yīng)用的多組電源安排在芯片的不 同區(qū)域，各組電源之間用電源分隔單元區(qū)分。例如，參照圖1所示，一種多區(qū)域多電源總線結(jié)構(gòu)的實(shí)例包括多組電源，其中兩 組相鄰電源包括用于數(shù)字電路區(qū)域的電源組及用于模擬電路區(qū)域的電源組，其中VDD、 GND代表本地的一組電源線；VDDHA、VSSHA代表用于模擬電路區(qū)域的一組全局電源總線； VDDHD、VSSHD代表用于數(shù)字電路區(qū)域的一組全局電源總線。數(shù)字電路區(qū)域的電源組包括 具有數(shù)字I/O引腳的電源單元、具有高電位全局電源總線VDDHD引腳的電源單元、具有低電 位全局電源總線VSSHD引腳的電源單元。模擬電路區(qū)域的電源組包括具有模擬I/O引腳 的電源單元、具有高電位全局電源總線VDDHA引腳的電源單元、具有低電位全局電源總線 VSSHA引腳的電源單元。各個電源單元中都設(shè)置靜電放電器件以進(jìn)行局部靜電防護(hù)。而在 具有高電位電源總線VDDHD引腳的電源單元及具有模擬I/O引腳的電源單元之間還有電源 分隔單元。所述電源分隔單元包括電氣連接高電位全局電源總線VDDHD、VDDHA的靜電放電 器件，以及電氣連接低電位全局電源總線VSSHD、VSSHA的靜電放電器件。所述靜電放電器 件在靜電放電發(fā)生時，使得不同組的全局電源總線連通，以對出現(xiàn)靜電放電區(qū)域的電路進(jìn) 行保護(hù)。例如，當(dāng)數(shù)字電路區(qū)域產(chǎn)生靜電放電時，電源分隔單元中的靜電放電器件就會將 VDDHD與VDDHA連通，或?qū)SSHD與VSSHA連通，以分流靜電放電電流，對數(shù)字電路區(qū)域的電 路進(jìn)行保護(hù)。然而，隨著芯片中電源組的越來越多，上述結(jié)構(gòu)的電源分隔單元就會過多增加芯 片的面積。

發(fā)明內(nèi)容
本發(fā)明解決現(xiàn)有技術(shù)應(yīng)用于多電源的芯片的電源總線結(jié)構(gòu)，在電源組較多時會增 加芯片的面積，且影響全芯片靜電防護(hù)效能的問題。為解決上述問題，本發(fā)明提供一種用于多電源芯片的電源總線結(jié)構(gòu)，包括貫穿全 芯片的一組全局電源總線以及與所述全局電源總線電氣連接的各組電源，其中，相鄰兩組電源中至少有一組電源具有一組局部電源總線，所述電源組中具有多個電源單元，其中至少一個電源單元具有分隔高電位局部電源總線與低電位全局電源總線的 靜電放電器件；至少另一個電源單元具有分隔低電位局部電源總線與高電位全局電源總線 的靜電放電器件。與現(xiàn)有技術(shù)相比，上述電源總線結(jié)構(gòu)具有以下優(yōu)點(diǎn)通過相鄰兩組電源中的一組 電源中相應(yīng)電源單元的靜電放電器件，實(shí)現(xiàn)分隔不同兩組電源的目的。因此，無需在兩組電 源間設(shè)置額外的電源分隔單元。在芯片的電源組數(shù)目較多的情況下，可以減少芯片的面積。


圖1是現(xiàn)有的一種多區(qū)域多電源總線結(jié)構(gòu)的實(shí)例示意圖；圖2是本發(fā)明用于多電源芯片的電源總線結(jié)構(gòu)的一種實(shí)施例示意圖；圖3是本發(fā)明用于多電源芯片的電源總線結(jié)構(gòu)的另一種實(shí)施例示意圖。
具體實(shí)施例方式現(xiàn)有電源總線結(jié)構(gòu)中的電源分隔單元，其分別通過用于高電位的靜電放電器件和 用于低電位的靜電放電器件，來實(shí)現(xiàn)不同組間高電位全局電源總線和低電位全局電源總線 的分隔，以及對各組電源進(jìn)行靜電防護(hù)。而對現(xiàn)有電源總線結(jié)構(gòu)的進(jìn)一步分析可以發(fā)現(xiàn)，各 組電源中的電源單元中已具有用于低電位全局電源總線的靜電放電器件和用于高電位全 局電源總線的靜電放電器件。因此，若能在分隔全局電源總線時與上述電源單元中的同種 靜電放電器件實(shí)現(xiàn)共用，就無需再在兩組電源間設(shè)置電源分隔單元?；诖耍景l(fā)明用于多電源芯片的電源總線結(jié)構(gòu)的一種實(shí)施方式，包括貫穿全芯 片的一組全局電源總線以及與所述全局電源總線電氣連接的各組電源，其中，相鄰兩組電源中至少有一組電源具有一組局部電源總線，所述電源組中具有多個 電源單元，其中至少一個電源單元具有分隔高電位局部電源總線與低電位全局電源總線的 靜電放電器件；至少另一個電源單元具有分隔低電位局部電源總線與高電位全局電源總線 的靜電放電器件。上述實(shí)施方式中，通過在相鄰兩組電源中的至少一組電源中設(shè)置局部電源總線， 使得該組電源由局部電源總線供電，而另一組電源由全局電源總線供電。從而，對于相鄰兩 組電源，無需在全局總線的層次進(jìn)行電源分隔。并且，應(yīng)用現(xiàn)有電源總線結(jié)構(gòu)中，各組電源本身已具有的應(yīng)用于高電位的靜電放 電器件和應(yīng)用于低電位的靜電放電器件，來實(shí)現(xiàn)全局電源總線和局部電源總線的分隔。因此，上述實(shí)施方式的電源總線結(jié)構(gòu)，其無需再在相鄰兩組電源之間設(shè)置電源分 隔單元，在芯片的電源組數(shù)目較多的情況下，可以減少芯片的面積。以下通過具體的電源總結(jié)結(jié)構(gòu)實(shí)例進(jìn)行進(jìn)一步說明。參照圖2所示，本發(fā)明用于多電源芯片的電源總線結(jié)構(gòu)的一種實(shí)施例包括多組電 源，其中兩組相鄰電源包括用于數(shù)字電路區(qū)域的電源組及用于模擬電路區(qū)域的電源組，其中VDD、GND代表本 地的一組電源線；VDDHDG、VSSHDG代表一組全局電源總線，該組全局電源總線貫穿整個芯 片；VDDHAG、VSSHAG代表用于模擬電路區(qū)域的一組局部電源總線，其專用于模擬電路區(qū)域 的供電。
數(shù)字電路區(qū)域的電源組包括具有數(shù)字I/O引腳的電源單元10、具有低電位全局 電源總線VSSHDG引腳的電源單元11、具有高電位全局電源總線VDDHDG引腳的電源單元 12。電源單元10中具有兩個串聯(lián)的靜電放電器件，電氣連接于高電位全局電源總線 VDDHDG和低電位全局電源總線VSSHDG之間，所述數(shù)字I/O引腳的引線分別與所述兩個靜電 放電器件電氣連接。例如，以M0S管作為靜電放電器件，連接VDDHDG的是PM0S管，而連接 VSSHDG 的是 NM0S 管。電源單元11、12中各具有一個靜電放電器件，其兩端分別電氣連接于高電位全局 電源總線VDDHDG和低電位全局電源總線VSSHDG之間。模擬電路區(qū)域的電源組包括具有模擬I/O引腳的電源單元20、具有低電位局部 電源總線VSSHAG引腳的電源單元21、具有高電位局部電源總線VDDHAG引腳的電源單元 22。電源單元20的結(jié)構(gòu)與電源單元10的結(jié)構(gòu)相似，其區(qū)別在于兩個靜電放電器件電 氣連接于高電位局部電源總線VDDHAG和低電位局部電源總線VSSHAG之間。電源單元21的結(jié)構(gòu)與電源單元11的結(jié)構(gòu)相似，其區(qū)別在于靜電放電器件電氣連 接于高電位全局電源總線VDDHDG和低電位局部電源總線VSSHAG之間。所述靜電放電器件 實(shí)質(zhì)分隔了高電位全局電源總線VDDHDG和低電位局部電源總線VSSHAG。并且，當(dāng)數(shù)字電路 區(qū)域產(chǎn)生靜電放電時，所述靜電放電器件將高電位全局電源總線VDDHDG和低電位局部電 源總線VSSHAG連通，分流靜電放電電流，以保護(hù)數(shù)字電路區(qū)域。若以M0S管作為靜電放電 器件，此處是NM0S管。正電壓的靜電放電實(shí)際上通過NM0S中的寄生BJT放電，負(fù)電壓的靜 電放電通過NM0S的漏和襯底間的寄生二極管放電。電源單元22的結(jié)構(gòu)與電源單元12的結(jié)構(gòu)相似，其區(qū)別在于靜電放電器件電氣連 接于高電位局部電源總線VDDHAG和低電位全局電源總線VSSHDG之間。所述靜電放電器件 實(shí)質(zhì)分隔了高電位局部電源總線VDDHAG和低電位全局電源總線VSSHDG。并且，當(dāng)數(shù)字電路 區(qū)域產(chǎn)生靜電放電時，所述靜電放電器件將高電位局部電源總線VDDHAG和低電位全局電 源總線VSSHDG連通，分流靜電放電電流，以保護(hù)數(shù)字電路區(qū)域。若以M0S管作為靜電放電 器件，此處是NM0S管。正電壓的靜電放電實(shí)際上通過NM0S中的寄生BJT放電，負(fù)電壓的靜 電放電通過NM0S的漏和襯底間的寄生二極管放電。參照圖3所示，本發(fā)明用于多電源芯片的電源總線結(jié)構(gòu)的另一種實(shí)施例包括多組 電源，其中兩組相鄰電源包括用于數(shù)字電路區(qū)域的電源組及用于模擬電路區(qū)域的電源組，其中VDD、GND代表本 地的一組電源線；VDDHDG、VSSHDG代表一組全局電源總線，該組全局電源總線貫穿整個芯 片；VDDHAG、VSSHAG代表用于模擬電路區(qū)域的一組局部電源總線，其專用于模擬電路區(qū)域 的供電；VDDHDG1、VSSHDG1代表用于數(shù)字電路區(qū)域的一組局部電源總線，其專用于數(shù)字電 路區(qū)域的供電。數(shù)字電路區(qū)域的電源組包括具有數(shù)字I/O引腳的電源單元100、具有低電位全局 電源總線VSSHDG引腳的電源單元101、具有高電位全局電源總線VDDHDG引腳的電源單元 102。電源單元100中具有兩個串聯(lián)的靜電放電器件，電氣連接于高電位局部電源總線VDDHDG1和低電位局部電源總線VSSHDG1之間，而高電位局部電源總線VDDHDG1與全局電源 總線VDDHDG電氣連接，低電位局部電源總線VSSHDG1與全局電源總線VSSHDG電氣連接，所 述數(shù)字I/O引腳的引線分別與所述兩個靜電放電器件電氣連接。例如，以M0S管作為靜電 放電器件，連接VDDHDG 1的是PM0S管，而連接VSSHDG 1的是NM0S管。電源單元101、102中各具有一個靜電放電器件，其兩端分別電氣連接于高電位局 部電源總線VDDHDG1和低電位局部電源總線VSSHDG1之間。模擬電路區(qū)域的電源組包括具有模擬I/O引腳的電源單元200、具有低電位局部 電源總線VSSHAG引腳的電源單元201、具有高電位局部電源總線VDDHAG引腳的電源單元 202。電源單元200的結(jié)構(gòu)與電源單元100的結(jié)構(gòu)相似，其區(qū)別在于兩個靜電放電器件 電氣連接于高電位局部電源總線VDDHAG和低電位局部電源總線VSSHAG之間。電源單元201的結(jié)構(gòu)與電源單元101的結(jié)構(gòu)相似，其區(qū)別在于靜電放電器件電氣 連接于高電位全局電源總線VDDHDG和低電位局部電源總線VSSHAG之間。所述靜電放電器 件實(shí)質(zhì)分隔了高電位全局電源總線VDDHDG和低電位局部電源總線VSSHAG。并且，當(dāng)數(shù)字電 路區(qū)域產(chǎn)生靜電放電時，所述靜電放電器件將高電位全局電源總線VDDHDG和低電位局部 電源總線VSSHAG連通，分流靜電放電電流，以保護(hù)數(shù)字電路區(qū)域。若以M0S管作為靜電放 電器件，此處是NM0S管。電源單元202的結(jié)構(gòu)與電源單元102的結(jié)構(gòu)相似，其區(qū)別在于靜電放電器件電氣 連接于高電位局部電源總線VDDHAG和低電位全局電源總線VSSHDG之間。所述靜電放電器 件實(shí)質(zhì)分隔了高電位局部電源總線VDDHAG和低電位全局電源總線VSSHDG。并且，當(dāng)數(shù)字電 路區(qū)域產(chǎn)生靜電放電時，所述靜電放電器件將高電位局部電源總線VDDHAG和低電位全局 電源總線VSSHDG連通，分流靜電放電電流，以保護(hù)數(shù)字電路區(qū)域。若以M0S管作為靜電放 電器件，此處是NM0S管。雖然本發(fā)明已以較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù) 人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng) 當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種用于多電源芯片的電源總線結(jié)構(gòu)，其特征在于，包括貫穿全芯片的一組全局 電源總線以及與所述全局電源總線電氣連接的各組電源，其中，相鄰兩組電源中至少有一組電源具有一組局部電源總線，所述電源組中具有多個電源 單元，其中至少一個電源單元具有分隔高電位局部電源總線與低電位全局電源總線的靜電 放電器件；至少另一個電源單元具有分隔低電位局部電源總線與高電位全局電源總線的靜 電放電器件。
2.如權(quán)利要求1所述的用于多電源芯片的電源總線結(jié)構(gòu)，其特征在于，相鄰兩組電源 中僅有一組電源具有一組局部電源總線。
3.如權(quán)利要求1所述的用于多電源芯片的電源總線結(jié)構(gòu)，其特征在于，相鄰兩組電源 均具有各自的一組局部電源總線，其中一組電源的局部電源總線分別與對應(yīng)的全局電源總 線電氣連接。
4.如權(quán)利要求1所述的用于多電源芯片的電源總線結(jié)構(gòu)，其特征在于，所述分隔高電 位局部電源總線、低電位全局電源總線的靜電放電器件為NMOS管。
5.如權(quán)利要求1所述的用于多電源芯片的電源總線結(jié)構(gòu)，其特征在于，所述分隔低電 位局部電源總線與高電位全局電源總線的靜電放電器件為NMOS管。
6.如權(quán)利要求1所述的用于多電源芯片的電源總線結(jié)構(gòu)，其特征在于，所述相鄰兩組 電源分別用于數(shù)字電路區(qū)域的電源組以及用于模擬電路區(qū)域的電源組。
7.如權(quán)利要求6所述的用于多電源芯片的電源總線結(jié)構(gòu)，其特征在于，所述用于數(shù)字 電路區(qū)域的電源組包括具有數(shù)字I/O引腳的電源單元，所述用于模擬電路區(qū)域的電源組包 括具有模擬I/O引腳的電源單元，所述具有數(shù)字I/O引腳以及具有模擬I/O引腳的電源單 元中均包括與高電位全局電源總線或高電位局部電源總線相連的靜電放電器件，以及與 低電位全局電源總線或低電位局部電源總線相連的靜電放電器件。
8.如權(quán)利要求7所述的用于多電源芯片的電源總線結(jié)構(gòu)，其特征在于，與高電位全局 電源總線或高電位局部電源總線相連的靜電放電器件為PMOS管。
9.如權(quán)利要求7所述的用于多電源芯片的電源總線結(jié)構(gòu)，其特征在于，與低電位全局 電源總線或低電位局部電源總線相連的靜電放電器件為NMOS管。
全文摘要
一種用于多電源芯片的電源總線結(jié)構(gòu)，包括貫穿全芯片的一組全局電源總線以及與所述全局電源總線電氣連接的各組電源，其中，相鄰兩組電源中至少有一組電源具有一組局部電源總線，所述電源組中具有多個電源單元，其中至少一個電源單元具有分隔高電位局部電源總線與低電位全局電源總線的靜電放電器件；至少另一個電源單元具有分隔低電位局部電源總線與高電位全局電源總線的靜電放電器件。在芯片的電源組數(shù)目較多的情況下，所述電源總線結(jié)構(gòu)可以減少芯片的面積。
文檔編號H01L23/60GK101996967SQ20091019444
公開日2011年3月30日 申請日期2009年8月17日 優(yōu)先權(quán)日2009年8月17日
發(fā)明者何軍 申請人:上海宏力半導(dǎo)體制造有限公司