專利名稱：電壓檢測(cè)電路及使用該電路的振蕩器的制作方法
電>￡^~測(cè)電;^;^fM該電路的振蕩器絲領(lǐng)域本發(fā)明涉及一種檢測(cè)電源電壓等電壓的變化的電yS^僉測(cè)電路。 背景M以前，在半"!^成電路中，為了銜見K^々電源電壓斷氐、電路動(dòng)作不 穩(wěn)定的狀態(tài)，^f躺圖9所示結(jié)構(gòu)的電yi^;則電路(例如，參照專利文獻(xiàn)i)。偏壓電路209，由各自柵極接地、在電源電壓^N妄地點(diǎn)之間串聯(lián)插入的p 溝道型的MOS晶體管208和n溝道庫(kù)€^型MOS晶體管207構(gòu)成，n溝it^C 盡型MOS晶體管207作為恒^it件動(dòng)作。電流鏡電路由柵極共同連接的p溝道型MOS晶體管201及202構(gòu)成，在 MOS晶體管201的漏才iLh作為恒流元件連接n溝iW^型MOS晶體管203， MOS晶僻i管202的漏才及為tr出端子。MOS晶體管202的漏^OJ4接n溝道型MOS晶體管204的漏極，n溝道 型MOS晶體管204的柵極與MOS晶體管208的漏才iU^接、源極接^k^接。MOS晶體管202的漏^LL作為放大電路連接由p溝道型的MOS晶體管 205和n溝道型MOS晶體管206構(gòu)成的CMOS反相器。而且，上述的電y^^r測(cè)電i 各，如圖10所示，由于電源電壓超過預(yù)定的電 壓，N2成為「H」電平(圖10 (a)), ;^口在上述CMOS反相器的柵極上的 電>^/人「HJ電平(電源電壓)轉(zhuǎn)變?yōu)閞LJ電平(接地電位)(圖10 (b))， 并輸出「HJ電^H言號(hào)。在上述電路中，^^則出的電源電壓在預(yù)先"i議的電壓以下時(shí)輸出「LJ電 平的信號(hào)，超過預(yù)JB&的電壓時(shí)輸出「HJ電平信號(hào)。專利文獻(xiàn)1特開2003-115753號(hào)公報(bào)但是，對(duì)于專利文獻(xiàn)1所示的電^^則電路，由于需要節(jié)省電力，4到主將 津4^型MOS晶體管203的寬長(zhǎng)比(W/L) i^得小，并將常時(shí)消耗的電流值iU得小。而且，輸出級(jí)的MOS晶體管205和206的柵極面積4^i4交大，因 而柵電容變大。因此，在上述傳統(tǒng)例中存在的問M,電荷^4冊(cè)電^寄生電容的^i文電 需要耗時(shí)，N3從「HJ電平變?yōu)閞L」電平的狀態(tài)或從「H」電平變?yōu)椤窵」 電平的狀態(tài)需^^毛費(fèi)時(shí)間。發(fā)明內(nèi)容本發(fā)明是鑒于上述情況而聯(lián)'J的，其目的在于提^"種與^^t支桐目比能 將測(cè)定對(duì)象的電壓超過預(yù)先設(shè)定的電壓或比設(shè)定的電壓低時(shí)的檢測(cè)結(jié)果更高il豐lr出的電ya^;則電^各。;^發(fā)明的電;S^r測(cè)電3各的4爭(zhēng)^MtiH殳有由電流源和第一MOS晶體管串聯(lián)連接而成的、3輸入到該第一MOS晶 體管的柵極的檢測(cè)電壓作為輸入電壓而輸出的輸入緩沖器；由源極與電源連 接、漏極與信號(hào)輸出端子連接的p溝道型第二MOS晶體管和源極接地、漏極 與上述信號(hào)輸出端子連接的n溝道型第三MOS晶體管構(gòu)成的輸出緩沖器；信 號(hào)輸7^端子與上述第一 MOS晶體管的漏才JU^接、第一纟命出端子與上述第二 MOS晶體管的柵fei^接、第二4lT出端子與上述第三MOS晶體管的漏才^i^接 的定時(shí)調(diào)整電路，在輸A^上述信號(hào)輸入端子的輸入電壓上升時(shí)^Ji述第""^上述第二輸出端子的電壓下降，另一方面，在上述輸入電壓下降時(shí)^Ji述第一和上述第^ir出端子的電壓上升，并在^^出端子之間4斬這些電壓下#上升之定時(shí)；以及根據(jù)上述第"~^上述第^^命出端子的電壓變4沐上述信號(hào)輸出端子的電壓變化，^_11述輸入電壓的上#下1%6^4>1加快的電y(^僉測(cè)部。本發(fā)明的另 一電y^^r測(cè)電路的4衫i^于，上述輸入緩沖器由恒流源和串:^^接在該恒流源及電源與接地點(diǎn)之間的、 ^4冊(cè)極# >4&測(cè)電壓的n溝道型或p溝道型第一MOS晶體管構(gòu)成，上述電>!^全測(cè)部由如下各部分構(gòu)成源才及與電源連4妄、柵極與上述信號(hào)輸 出端子連接的p溝道型第四MOS晶體管；源極與該第四MOS晶體管的漏極 連接、柵極與上述第一輸出端子連接、漏極與上述第一MOS晶體管和上述電 流源的連接點(diǎn)連接的p溝道型第五MOS晶體管；漏極與上述第五晶體管的漏才li^接、柵極與上述第-r^r出端子連接的p溝道型第六MOS晶體管；以及漏 極與該第六MOS晶體管的源極連接、柵極與上述信號(hào)輸出端子連接、源極接 地的n溝道型第七晶體管。本發(fā)明的另 一電>￡^測(cè)電路的特4^于，上奴時(shí)調(diào)整電路，在上述輸入電壓上升時(shí)，以比上述第一輸出端子早的定時(shí)進(jìn)行上述第^^lr出端子的電壓下降，而在上述輸入電壓下降時(shí)，以比上述第二輸出端子早的定時(shí)進(jìn)行上述第一輸出端子的電壓上升。本發(fā)明的另 一 電^測(cè)電路的特4i^于，上奴時(shí)調(diào)整電路設(shè)有:源極與電源連接、柵極與上述信號(hào)輸入端子連接、漏極與上述第一輸出端子連接的p溝道型第八MOS晶體管；漏極與上述第二 輸出端子連接、柵極與上述信號(hào)輸入端子連接、源極接地的第九MOS晶體管； 以Ai^接在上述第一與第二輸出端子之間的電阻。 本發(fā)明的另 一電壓^"測(cè)電路的特4i^于，上述定時(shí)調(diào)整電路設(shè)有在上述^^則電M 「LJ電平變?yōu)椤窰J電平時(shí)被 延遲、從rH』電平變?yōu)閞L」電平時(shí)不延i^條送檢測(cè)電壓變化的第一延遲 電路；以踏上述;f^則電壓從「HJ電平變?yōu)椤窵J電平時(shí)一艦遲、從rL」電 平變?yōu)椤窰J電平時(shí)不延i^k/fl"送^^則電壓變化的第二延遲電路。本發(fā)明的另一電i^^則電路的特^^于，上述第一延遲電路由其"H^T入端與上述信號(hào)輸入端子連接、另一^#入端經(jīng)由延遲電^上述信號(hào)輸入端子連接，其llr出端與上述第^^4敘出端子連4姿的"或非"電3納成；上述第二^il電路由其"H^命入端與上述信號(hào)輸入端子連接、另一^tr入端經(jīng)由皿電^M上述信號(hào)輸入端子連接，其輸出端與上述第 一輸出端子連接的"與非"電3納成。本發(fā)明的另一電>^&測(cè)電路的特^^于，上述第一延遲電路由其一^^入端與上述信號(hào)輸入端子連接、其輸出端與 上述第一輸出端子連接的"與非"電路和其輸入端與該"與非"電路的輸出端連 接的第一反相器構(gòu)成;上述第二延遲電路由其一^Hlr入端與上述信號(hào)輸入端子 連接、另"H^lr入端與上述第一反相器的輸出端連接、其輸出端與上i^^r^敘 出端子連接的"或非"電路和其輸入端與傻'或非"電路的輸出端連接、輸出端與上述"與非"電路的另一^N命入端連接的第二反相器構(gòu)成。 本發(fā)明的振蕩器的特征在于，在將反相器多級(jí)連接而構(gòu)成的環(huán)形振蕩器的末^A相器的輸出端子和該環(huán)形振蕩器的初M^相器的輸入端子之間插Aji述^""種電y^僉測(cè)電路。 本發(fā)明的另一4展蕩器的特4正在于，在將反相器多Mi^接而構(gòu)成的環(huán)形振蕩器的^iSA相器的輸出端子上，連接上述^""種電yS^測(cè)電路的輸入端，并將該電壓檢測(cè)電路的輸入緩沖器的輸出端與上述環(huán)形振蕩器的初M^i目器的輸入端子連接。對(duì)口以上說明那樣，根據(jù)本發(fā)明，^ir入緩沖器輸出的輸入電壓超過預(yù)先 ^^的闊值時(shí)的瞬變狀態(tài)，電S^r測(cè)^f吏輸入電壓的上升加速，相反在輸入電 壓低^^Jb議的閾值時(shí)的瞬變狀態(tài)，電S^r測(cè)^f吏輸入電壓的下降加速，因此使信號(hào)輸入端子的電壓變^^。速而提前，能夠比^^克例更高速^^r出電>^企 測(cè)結(jié)果。即，根據(jù)本發(fā)明，在輸入電壓超過預(yù)先i議的閾值時(shí)的瞬變狀態(tài)，形成用輸出緩沖器輸出^^四MOS晶體管^7導(dǎo)通狀態(tài)、第七晶體管^^Ui狀 態(tài)，并用第一輸出端子的電壓^^五和第八MOS晶體管^;導(dǎo)通狀態(tài)的期間，從而力口速信號(hào)輸入端子的電位上升，另一方面，^tr入電壓低i^^B^t的閾值時(shí)的瞬變狀態(tài)，形^]輸出緩沖器輸出^^四MOS晶體管^7^jh狀態(tài)、 第七晶體管劾導(dǎo)通狀態(tài)，并用第^^4lr出端子的電壓^^六和第九MOS晶體管成為導(dǎo)通狀態(tài)的期間，從而力口速信號(hào)輸入端子的電位下降，能夠比傳統(tǒng)例更高ii^4lr出電s^r測(cè)結(jié)果。根據(jù)本發(fā)明，在環(huán)形振蕩器的環(huán)^各中插AJi述^;則電路或作為輸出級(jí)設(shè) 置，從而f^中制寄生電容等對(duì)頻率的影響，接近設(shè)計(jì)上的頻率并提高精度，從 而改善由于在確定頻率的延遲"卜還附加有寄生電容等，使實(shí)際頻率偏離設(shè)計(jì) 值而不育她成高精度環(huán)形振蕩器的現(xiàn)有技術(shù)問題。


圖i是概略說明本發(fā)明一個(gè)實(shí)施例的電^測(cè)電路結(jié)構(gòu)的簡(jiǎn)圖。圖2是說明圖i電^f^則電^各動(dòng)作的滋:形圖。圖3是表示圖1的定時(shí)調(diào)整電路100的第一結(jié)構(gòu)例的簡(jiǎn)圖。圖4是表示圖1的定時(shí)調(diào)整電路100的第二結(jié)構(gòu)例的簡(jiǎn)圖。圖5是表示圖1的定時(shí)調(diào)整電路100的第三結(jié)構(gòu)例的簡(jiǎn)圖。圖6是_表示4^發(fā)明另一實(shí)施例的電^^則電^各結(jié)構(gòu)的簡(jiǎn)圖。圖7是表示〗細(xì)本發(fā)明實(shí)施例的電S^r測(cè)電路的振蕩器的結(jié)構(gòu)例的電 路圖。圖8是表示^Jf]本發(fā)明實(shí)施例的電^^r測(cè)電路的振蕩器的另一結(jié)構(gòu)例 的電^各圖。圖9是表示^M/f列的電;M^則電路結(jié)構(gòu)的電路圖。圖10是說明圖9的電;!^r測(cè)電if各動(dòng)作的波形圖。 附圖標(biāo)記100…定時(shí)調(diào)整電路101…"或非"電路102…"與非"電路103、 104、 200 、 2(H…反相器400、 500、 501…恒流源具體實(shí)施方式
以下，參照

本發(fā)明一個(gè)實(shí)施例的電iE^^則電路。圖1是表示該實(shí) ;^例的結(jié)構(gòu)例的簡(jiǎn)圖。在該圖中，本實(shí)施例的電y^^r測(cè)電5g^有恒流源500、 p溝道型MOS晶 體管M2、 M3、 M6和n溝道型M0S晶體管Ml、 M4、 M5、 M7和定時(shí)調(diào)整 電路100。在用于電源電壓的電>^#^則時(shí)，成為連接圖9中的S范圍的電路部分的情 況。即，恒流源500對(duì)應(yīng)于圖9的MOS晶體管202, M0S晶體管M1對(duì)應(yīng)于 MOS晶體管204,根據(jù)MOS晶體管M1到導(dǎo)iti^Uh狀態(tài)的4^f多過程中流向 恒流源的電流量，連接點(diǎn)A (N3)的電壓上升或下降。在以下的說明中，所謂閾值電壓，是表示為了決定將連接點(diǎn)A的電位作 為rH」電平^r測(cè)或作為rLJ電平檢測(cè)而與連接點(diǎn)A的電位tb4細(xì)的閾值。若連接點(diǎn)A的電4i^過閾值電壓，則是「HJ電平，若連接點(diǎn)A的電位低于 闊ii電壓，則判定為「L」電平。MOS晶體管Ml,其漏才^Lii接點(diǎn)A與恒流源500連接，對(duì)柵才 ^口檢 測(cè)用的電壓，源極接地。MOS晶體管M2，其源極與電源連接，柵極與信號(hào) 輸出端子Tout連接。MOS晶體管M3的柵極與連接點(diǎn)B連接，源才脈上述 MOS晶^^管M2的漏才li^才妄，漏才及與連4矣點(diǎn)A連4妄。MOS晶體管M4的柵極 與連接點(diǎn)C連接，漏極與連接點(diǎn)A連接.。MOS晶體管M5的漏才及與上述MOS 晶體管M4的源^ii4妄，柵極與信號(hào)輸出端子Tout連接，源極接地。MOS晶 體管M6的源極與電源連接，柵極與連接點(diǎn)B和MOS晶體管M3的柵fe^接， 漏極與信號(hào)輸出端子Tout連接。MOS晶體管M7的漏極與信號(hào)輸出端子Tout 連接，柵極與連接點(diǎn)C和MOS晶體管M5的柵才li^接，源極接地。這里，MOS晶體管Ml可以不與上述恒流源500連接，而將MOS晶體 管Ml設(shè)為p溝道型MOS晶體管，其源極與電源連接，在柵^ LUfcMt為檢 測(cè)對(duì)象的^;則電壓，漏極經(jīng)由恒流源500而與接地點(diǎn)連接。定時(shí)調(diào)整電路100的信號(hào)輸入端子Tin與連接點(diǎn)A連接，輸出端子Tol 與連接點(diǎn)B連接，輸出端子To2與連接點(diǎn)C連接。處，如上淑財(cái)羊，連接 點(diǎn)B與MOS晶體管M3和M6的柵才Ai^接，連接點(diǎn)C與MOS晶體管M4和 M7的柵艦接。另夕卜，在輸A^信號(hào)車俞/v端子Tin的輸入電壓(連接點(diǎn)A的電壓)超過預(yù) 先設(shè)定的閎值電壓或低于閾值電壓時(shí)，定時(shí)調(diào)整電路100使/AJi述輸出端子 Tol輸出的力口在MOS晶體管M6的柵極(連4妄點(diǎn)B)的信號(hào)與/AJi述輸出端 子To2輸出的力口在MOS晶體管M7的柵極(連接點(diǎn)C)的信號(hào)之間的電壓變 化的定時(shí)錯(cuò)開。的選度變化時(shí)，定時(shí)調(diào)整電路100以輸出端子To2相對(duì)于輸出端子Tol早的定 時(shí)進(jìn)行從rHJ電平向「L」電平的信號(hào)變化，另一方面，在輸入電對(duì)目對(duì)于 閾值電M高的電壓下降而^7低于閾值電壓的過渡變化時(shí)，以輸出端子Tol 相對(duì)于輸出端子To2早的定時(shí)進(jìn)行從「L」電平向「H」電平的信號(hào)變化。 接著，參照?qǐng)D1和圖2，說明本實(shí)施例的電>^^則電路的動(dòng)作。圖2是表示本實(shí)施例的電>^全測(cè)電路的動(dòng)作例的波形圖。由于輸A^J MOS晶體管Ml柵極的電壓開始從r H J電平向r L J電平的 變化，連接點(diǎn)A的電H^rL」電平向「H」電平上升而成為超過信號(hào)電平變 化的閾值電壓。因此，定時(shí)調(diào)整電路100在輸入電壓超過闊值電壓的定時(shí)，開始使連接點(diǎn) C從「HJ電平向「LJ電平變化的動(dòng)作。因此，由于連接點(diǎn)的電位l^氐，MOS 晶體管M4和M7 'f曼隻轉(zhuǎn)變到截止?fàn)顟B(tài)(無電流流動(dòng)的狀態(tài))(時(shí)刻tl )。 ^il 時(shí)刻，定時(shí)調(diào)整電路100使連接點(diǎn)8^#在「H」電平。因此，信號(hào)輸出端子 Tout依然是「L」電平，MOS晶體管M2成了導(dǎo)通狀態(tài)。然后，定時(shí)調(diào)整電路100在預(yù)J^議的時(shí)刻后(延i^)開始使連接點(diǎn)B 的電^fi/人「HJ電平轉(zhuǎn)變?yōu)椤窵J電平的處理，使MOS晶體管M3和M6慢隻 轉(zhuǎn)變?yōu)閷?dǎo)i^l犬態(tài)(電流流動(dòng)的卩犬態(tài))(時(shí)刻12 )。因此，電流開始流入MOS晶體管M3和M6， ^il時(shí)刻由于信號(hào)輸出端 子Tout是rLJ電平，電;產(chǎn)遞過MOS晶體管M2和M3流動(dòng)，從而向連接點(diǎn) A4^電荷，連接點(diǎn)A的電^iik速變?yōu)閞H J電平(時(shí)刻t3 )。連接點(diǎn)A的電位一到達(dá)rH J電平，定時(shí)調(diào)整電路100就使連接點(diǎn)B和C 也完全成為「 L」電平的狀態(tài)(時(shí)刻t4 )。結(jié)果是，由于信號(hào)輸出端子Tout成為「H」電平，MOS晶體管M2成為 截止?fàn)顟B(tài)。這時(shí)，MOS晶體管M3和M5成了導(dǎo)通狀態(tài)，但MOS晶體管M2和M4 成了;^(^1狀態(tài)，因此，^yj^接點(diǎn)A看，在串耳^il:接于電源與接地電位之間的 MOS晶體管M2、 M3、 M4和M5 (電位檢測(cè)部)方面，往電源的踏4^^往接 地電位的路徑均成為高阻抗?fàn)顟B(tài)。即，定時(shí)調(diào)整電路100^i^接點(diǎn)A的電^fi^人「L」電平變?yōu)閞HJ電平的 瞬變狀態(tài)，用比MOS晶體管M3早的定時(shí)使MOS晶體管M4成為^ih狀態(tài)， 錄一定期間通過MOS晶體管M2和M3對(duì)連接點(diǎn)A^電流，使連接點(diǎn)A 的電^J2kil從「LJ電平變?yōu)閞H」電平。接著，由于輸AJ'J MOS晶體管Ml的柵極的檢測(cè)電壓開始從「L J電平 變?yōu)椤窰J電平，連接點(diǎn)A的電4i^人「H」電平向「L」電平的下降到低于閾值電壓。因此，定時(shí)調(diào)整電路100由于輸A^信號(hào)輸入端子Tin的輸入電壓低于閾 值電壓，開始使連接點(diǎn)B從「LJ電平轉(zhuǎn)變?yōu)椤窰」電平的處理。因此，連接 點(diǎn)B的電位上升，使MOS晶體管M6慢f曼轉(zhuǎn)變到截止?fàn)顟B(tài)(時(shí)刻t5 )。^il時(shí)刻，定時(shí)調(diào)整電路100使連接點(diǎn)。##在rL」電平。因此，信號(hào) 輸出端子Tout依然是「HJ電平，M0S晶體管M5成了導(dǎo)通狀態(tài)。然后，定時(shí)調(diào)整電路100在^^ti議的時(shí)刻后(延i^)開始使連接點(diǎn)C 的電位從rL」電平轉(zhuǎn)變?yōu)閞H」電平，使MOS晶體管M4和M7慢f曼轉(zhuǎn)變到 導(dǎo)通狀態(tài)(時(shí)刻t6 )。因而，電流開始流向MOS晶體管M4和M7， ^il時(shí)刻由于信號(hào)輸出端 子Tout是「H」電平，電荷通過MOS晶體管M4和M5^yj^接點(diǎn)A向接地點(diǎn) 放電，連接點(diǎn)A的電^iS^變?yōu)椤窵J電平(時(shí)刻t7)。連接點(diǎn)A的電^fiJU達(dá)rL J電平時(shí)，定時(shí)調(diào)整電路100就使連接點(diǎn)B和連 才矣點(diǎn)C也完全^ rH」電平的狀態(tài)(時(shí)刻t8)。結(jié)果是，信號(hào)輸出端子Tout成為「 L」電平，所以MOS晶體管M5成為這時(shí)，MOS晶體管M2和M4成了導(dǎo)通狀態(tài)，但MOS晶體管M3和M5 成了^Uh狀態(tài)，所以若/Aii接點(diǎn)A看，在串3f^^接到電源與接地電位之間的 MOS晶^^管M2、 M3、 M4和M5 (電^^則部)方面，《主電源的紹^^^往才秦地電位的踏4圣均成為高阻糊犬態(tài)。即，定時(shí)調(diào)整電路100^i^接點(diǎn)A的電^^v 「HJ電平變?yōu)椤窵」電平的 瞬變狀態(tài)，在比MOS晶體管M5早的定時(shí)使MOS晶體管M3^^U^狀態(tài)， ^L^一定期間通過MOS晶體管M4和M5對(duì)連接點(diǎn)A使電荷向接地,與j丈電， 4吏連4姿點(diǎn)A的電^iM/人「H」電平變?yōu)閞L」電平。如上淑卩樣，#實(shí)施例中，連接點(diǎn)A的電位按照4全測(cè)對(duì)象的電壓而變 化時(shí)，在該連接點(diǎn)A的電^ii行了^it預(yù)先i議的閾值的變化時(shí)，使連接點(diǎn)A 的電位高速變化，從而從信號(hào)輸出端子Tout輸出電^^則結(jié)果的定時(shí)能夠比 彬克例提早。以下，下面表示圖1的定時(shí)調(diào)整電3各的結(jié)構(gòu)例?！炊〞r(shí)調(diào)整電路100的第一結(jié)構(gòu)例〉作為圖1的定時(shí)調(diào)整電路100的第一結(jié)構(gòu)例，使用圖3所示的電路。定時(shí) 調(diào)整電路100由p溝道型MOS晶體管M8、 n溝道型MOS晶體管M9和電阻 R構(gòu)成。在該圖中，定時(shí)調(diào)整電路100的信號(hào)輸入端子Tin直接與連接點(diǎn)A連 接，輸出端子Tol直接與連接點(diǎn)B連接，輸出端子To2直接與連接點(diǎn)C連接MOS晶體管M8的源極與電源連接，4冊(cè)才及與i^4妄點(diǎn)Ai^l妄，漏極與連接 點(diǎn)B連接。MOS晶體管M9的源極接地，柵極與連接點(diǎn)A連接，漏極與連接點(diǎn)C連 4妄。電阻R插A^連"I妻點(diǎn)B與連4妄點(diǎn)C之間。接著，參照?qǐng)D2和圖3，說明本實(shí)施例的電>￡#測(cè)電路的動(dòng)作。和上述的時(shí)刻tl同樣，連接點(diǎn)A的電位開始從「LJ電平向「HJ電平上 升，超過MOS晶體管M9的閾值時(shí)，該MOS晶體管M9就開始流動(dòng)電流， 連接點(diǎn)C開始從rH」電平向「L」電平的電位變化。由于連接點(diǎn)C的電位降 低，MOS晶體管M4和M7慢f曼轉(zhuǎn)變到截止?fàn)顟B(tài)(時(shí)刻tl)。這時(shí)， 一旦低于 MOS晶體管M8的閾值，流過的電流就lt:lt減少。另一方面，一JS^過MOS 晶體管M9的閾值，流動(dòng)的電流就'斷曼增加。^il時(shí)刻，由于MOS晶體管M9通過電阻R將連接點(diǎn)B的電荷放電，因 電阻限制電流流動(dòng)，相對(duì)連接點(diǎn)C，連接點(diǎn)B的電位lf^氐的定時(shí)g,連接點(diǎn) B依然^^為「H」電平。因此，信號(hào)輸出端子Tout依然是rL」電平，MOS 晶體管M2成了導(dǎo)通狀態(tài)。然后，連4妾點(diǎn)B的電^f立t曼ft從「HJ電平轉(zhuǎn)變?yōu)椤窵」電平，在預(yù)先i議 的時(shí)刻后(延遲后)超過MOS晶體管M3和M6的閾《直時(shí)，MOS晶體管M3 和M6慢隻轉(zhuǎn)變到導(dǎo)通狀態(tài)(時(shí)刻t2 )。因而，電流開始沭uitMOS晶體管M3和M6， ^it時(shí)刻由于信號(hào)輸出端 子Tout是「L」電平，通過MOS晶體管M2和M3向連接點(diǎn)A4^電荷，連 4矣點(diǎn)A的電^i^變?yōu)閞H」電平(時(shí)刻t3)。連接點(diǎn)A的電位達(dá)到(H)電平時(shí)，MOS晶體管M9 就成為導(dǎo)通狀態(tài)， 且MOS晶體管M8成為截至狀態(tài)，連接點(diǎn)B和C都完全成為r L」電平的狀 態(tài)。結(jié)果是，由于信號(hào)輸出端子Tout成為「 H」電平，MOS晶體管M2 ^ #^狀態(tài)，MOS晶體管M5成為導(dǎo)通狀態(tài)(時(shí)刻t4 )。接著，和上述的時(shí)刻t5同樣，連接點(diǎn)A的電位開始從r H J電平向r L J 電平下降，一^S^l過MOS晶體管M8的閾值，該MOS晶體管M8就開始流 過電流，開始使連接點(diǎn)B慢f曼從「LJ電平轉(zhuǎn)變?yōu)椤窰」電平。由于連接點(diǎn)B 的電位上升，MOS晶體管M3和M6慢lt轉(zhuǎn)變到雞狀態(tài)(時(shí)刻t5)。這時(shí)， 由于^i過MOS晶體管M8的閾值，力組的電流就慢隻增加。另一方面，一 旦低于MOS晶體管M9的闊值，流過的電么t就隻'f曼減少。^il時(shí)刻，由于MOS晶體管M8通過電阻R對(duì)連接點(diǎn)C^電荷，因限 制了流動(dòng)的電流，相對(duì)連接點(diǎn)B,連接點(diǎn)C的電位上升的定時(shí)艦，連接點(diǎn)C 儲(chǔ)為「LJ電平。因此，信號(hào)輸出端子Tbut依然是「HJ電平，MOS晶體管M5成為導(dǎo)通 狀態(tài)。然后，由于連接點(diǎn)C的電位劇曼從「LJ電平轉(zhuǎn)變?yōu)椤窰J電平，在預(yù)先 i殳定的時(shí)刻后(延遲后)超過MOS晶體管M4和M7的閾值，MOS晶體管 M4和M7慢隻轉(zhuǎn)變到導(dǎo)通狀態(tài)(時(shí)刻t6 )。因此，由于MOS晶體管M5是導(dǎo)通狀態(tài)，電流開始流過MOS晶體管M4 和M7, ^il時(shí)刻由于信號(hào)輸出端子Tout是r H J電平，電荷^yj^接點(diǎn)A通過 MOS晶體管M4和M5放電，連接點(diǎn)A的電^i5kit變?yōu)椤窵」電平(時(shí)刻t7)。連接點(diǎn)A的電4i^達(dá)r L J電平時(shí)，MOS晶體管M8 #械為導(dǎo)通狀態(tài)， 且MOS晶體管M9成為^^狀態(tài)，連接點(diǎn)B和連接點(diǎn)C也完全勁「 H J電 平的狀態(tài)。結(jié)果是，由于信號(hào)輸出端子Tout是rL」電平，MOS晶體管M5^;截 止?fàn)顟B(tài)，MOS晶體管M2成為導(dǎo)通狀態(tài)(時(shí)刻t8 )。上述的定時(shí)調(diào)整電路100也可以構(gòu)成為在功育Ui具有^i^接點(diǎn)A的電 位從「L」電平變?yōu)椤窰J電平時(shí)延遲、從「HJ電平變?yōu)椤窵J電平時(shí)不延遲 i秘送;^則電壓變化的第一延遲電路(控制連接點(diǎn)B電位的電路)；以A^ 接點(diǎn)A的電&;人「HJ電平變?yōu)椤窵J電平時(shí)延遲、從rL」電平變?yōu)椤窰J電 平時(shí)不延i^M送檢測(cè)電壓變化的第二^il電路(控制連接點(diǎn)C電位的電路)。下面i兌明這兩種電路纟吉構(gòu)，J。〈定時(shí)調(diào)整電路100的第二結(jié)構(gòu)例〉作為第二結(jié)構(gòu)例，^j ]圖4所示的電路。定時(shí)調(diào)整電路100由兩^N敘入端 的"或非"電路IOI、兩個(gè)輸入端的"與非"電路102、電阻R1和R2以及電容 C1和C2構(gòu)成。在該圖中，"與非"電路102，其一^^r入端子與連接點(diǎn)A連接，另一個(gè)輸 入端子經(jīng)由由電阻R2和電容C2構(gòu)成的延遲電^^連接點(diǎn)A連接，輸出端子 與連接點(diǎn)B連接。電阻R2的一端與連接點(diǎn)A連接、另一端與上述"與非"電路 102的另一^ir入端子連接。電容C2插A^"與非"電路102的另一個(gè)輸入端 子與接地點(diǎn)之間。"或非"電路101，其一^4lr入端子與連接點(diǎn)A連接，另一個(gè)輸入端子通過 由電阻R1和電容C1構(gòu)成的g電^連4妻點(diǎn)A連4^， l俞/^端子與輸7v端子 C連接。電阻Rl,其一端與連接點(diǎn)A連接，另一端與上述"或非"電路101的另一^4俞入端子連接。電容ci插A^"或非"電路i01的另一^NIr入端子與接 地點(diǎn)之間。接著，參照?qǐng)D4和圖2，說明本實(shí)施例的電壓檢測(cè)電路的動(dòng)作。 和e^苗述的時(shí)刻tl同樣，連接點(diǎn)A的電位開始從rL」電平向rH」電平上升，輸A^j"或非"電路i01的"H^r入端子的電位上升時(shí)，"或非"電路ioi就使輸出端子的電壓慢IW氐。因此，連接點(diǎn)C的電位開始從rH J電平向rL J 電平變化。由于連接點(diǎn)C的電位斷氐，MOS晶體管M4和M7慢lt轉(zhuǎn)變到截 止?fàn)顟B(tài)(時(shí)刻tl )。奴時(shí)刻，"與非"電路102^-H^lT入端子直接淑口連接點(diǎn)A的電位，但^N命入端子。因此，在"與非"電路102中，由于對(duì)兩個(gè)輸入端子中的一個(gè)端子 不傳i^i^接點(diǎn)A的向r H J電平的電位變化，相對(duì)于連4妻點(diǎn)C連接點(diǎn)B的電 位斷氐的定時(shí)延遲，連接點(diǎn)B依然^#在「H」電平。因而，信號(hào)輸出端子 Tout依然是「L J電平，MOS晶體管M2成了導(dǎo)通狀態(tài)。然后，"與非，，電路102中，在用延遲電路(電阻R2和電容C2)預(yù)先"i議 的與一yj^t^^端子相比的延遲后，另一4^t^^端"f^皮輸A/人rLJ電平到rH」電平的電^f立變化，開始1吏輸出端子的電4立從「H」電平變?yōu)椤窵」電平。因此，連接點(diǎn)B的電位'lt慢:從「HJ電平轉(zhuǎn)變?yōu)閞L」電平，超過MOS 晶體管M3和M6的閾值時(shí)，MOS晶體管M3和M6就隻tt轉(zhuǎn)變到導(dǎo)通狀態(tài) (時(shí)刻12 )。然后，電流開始流過MOS晶體管M3和M6， ^il時(shí)刻由于信號(hào)輸出端 子Tout是「L」電平，通過MOS晶體管M2和M3向連接點(diǎn)A^^電荷，連 4妄點(diǎn)A的電估迅逸變?yōu)閞H」電平(時(shí)刻6)。連接點(diǎn)A的電^fiJ!]達(dá)r H J電平時(shí)，"與非"電路102和"或非"電路101各 自的llr出端子就成為「L」電平，連 I妄點(diǎn)B和C也完4^成為rLJ電平的4犬態(tài)。其結(jié)果是，由于信號(hào)輸出端子Tout為rLJ電平，MOS晶體管M2成為 舢狀態(tài)(時(shí)刻t4)。接著，和上述時(shí)刻t5同才羊，連接點(diǎn)A的電位開始從「HJ電平向rLJ電 平下降,輸Afij"與非"電路102的一個(gè)輸入端子的電位P軒氐時(shí)，"與非"電路102 使輸出端子的電位就lt'ltJ:升。因此，連接點(diǎn)B的電位就開始從「LJ電平向 r H J電平變化。由于連接點(diǎn)B的電位上升，MOS晶體管M3和M6慢lt轉(zhuǎn)變 到^jL狀態(tài)(時(shí)刻t5)。^il時(shí)刻，"或非"電路101 ^H^lT入端子上直接;^口Jiii接點(diǎn)A的電 位，但給另一^HlT入端子上通過電阻Rl和電容Cl構(gòu)成的延遲電路傳iilii接 點(diǎn)A的電位變化。因此，在"或非"電路101中，由于對(duì)兩個(gè)輸入端子中的一 個(gè)未傳itii接點(diǎn)A向「LJ電平的電位變化，連4妄點(diǎn)C相對(duì)連沖妄點(diǎn)B的電位 上升的定0^^1遲，連接點(diǎn)C依然##為r L J電平。因而，信號(hào)輸出端子Tout 依然是「 H J電平，MOS晶體管M5成了導(dǎo)通狀態(tài)。然后，"或非"電路101,在用延遲電路預(yù)洗i議與一4^lr入端子相tt4交的延遲后，對(duì)另一個(gè)輸入端子輸入從rHJ電平向「L」電平的電位的變化，從 而使l命出端子的電4立開始從「L」電平變?yōu)椤窰」電平。因此，連接點(diǎn)C的電^f立t曼lt從「LJ電平壽爭(zhēng)變?yōu)椤窰J電平，一_§^￡過 MOS晶體管M4和M7的閾值，MOS晶體管M4和M7就隻度轉(zhuǎn)變到導(dǎo)通狀 態(tài)(時(shí)刻t6)。因此，電流開始^itMOS晶體管M4和M7， ^il時(shí)刻由于信號(hào)輸出端子Tout是「L」電平，/Ai^接點(diǎn)A通過MOS晶體管M4和M5使電荷放電， 連4妄點(diǎn)A的電^i^變?yōu)閞L」電平(時(shí)刻t7)。連接點(diǎn)A的電4iJ'J達(dá)「L J電平時(shí)，"與非"電路102和"或非"電路101各 自的輸出端子都為「 H J電平，連接點(diǎn)B和C也完全^7 「 H」電平的狀態(tài)(時(shí) 刻t8 )。其結(jié)果是，由于信號(hào)輸出端子Tout成為「L」電平，所以MOS晶體管 M5 ^;^UM大態(tài)?！炊〞r(shí)調(diào)整電路100的第三結(jié)構(gòu)例〉作為第三結(jié)構(gòu)例， <頓圖5所示的結(jié)構(gòu)。定時(shí)調(diào)整電路100由兩^N命入的 "或非"電路101 、兩個(gè)輸入的"與非"電路102以及反相器103和104構(gòu)成。在該圖中，"與非"電路102的"H^lr入端子與連接點(diǎn)A連接，另一^N命入 端子與^^相器103的輸出端子連接，其輸出端子與^i目器104的輸入端子和連 接點(diǎn)B連接絲。"或非"電路ioi的一^NIr入端子與連接點(diǎn)a連接，另一^H命入端子與反相器104的輸出端子連接，其輸出端子與反相器103的輸入端子和連接點(diǎn)C連接。作為以下圖5的電路的動(dòng)作的初始狀態(tài)，假設(shè)連接點(diǎn)A是「LJ電平、連 接點(diǎn)B和連接點(diǎn)C都是r H J電平^ii^i兌明。和e^笛述的時(shí)刻tl同樣，連接點(diǎn)A的電位開始從「LJ電平向rH」電平 上升，輸AJij"或非"電路lOl的一^N命入端子的電位上升時(shí)，"或非"電路101 使輸出電壓慢斷軒氐。因此，連接點(diǎn)C的電位開始從「H」電平向「LJ電平的變4匕。由于連接 點(diǎn)C的電位P制氐，MOS晶體管M4和M7慢lt轉(zhuǎn)變到截止?fàn)顟B(tài)，反相器104 開始使輸出端子從「L」電平轉(zhuǎn)變?yōu)椤窰J電平(時(shí)刻tl)。扭時(shí)刻，"與非"電路102^^N命入端子直接淑口連接點(diǎn)A的電位，但 另一^HlT/v端子Jii^l矣反相器103的輸出端子，所以連接點(diǎn)A的電位變4脈 ^fc^l^反相器103的輸入端子的電位變化的時(shí)間 ^傳送。因此，在"與 非"電路102中，由于對(duì)于兩^N俞入端子的一個(gè)端子，反相器104的輸出不變 化，連接點(diǎn)A向「HJ電平的電位變化^f皮傳送。因而，相對(duì)于連接點(diǎn)C,連接存、B的電位l^氐的定EhHfc^遲，連接點(diǎn)B依然4綠為「HJ電平。因而，信 號(hào)輸出端子Tout依然是「LJ電平，MOS晶體管M2成了導(dǎo)通狀態(tài)。然后，在"與非，，電路102的一^N命入端子上輸Ai^接點(diǎn)A的信號(hào)后，即反 相器103的信號(hào)皿后，對(duì)于另一^NlT^^端子輸A/人「LJ電平向「HJ電平 的電位變化，從而使輸出端子的電位開始從rH」電平變?yōu)椤窵J電平。因此，連接點(diǎn)B的電位ft慢從「HJ電平轉(zhuǎn)變?yōu)椤窵J電平，一JS^過 MOS晶體管M3和M6的閾值時(shí)，MOS晶體管M3和M6就f曼lt轉(zhuǎn)變到導(dǎo)通 狀態(tài)(時(shí)刻t2 )。然后，電流開始流過MOS晶體管M3和M6，在這時(shí)刻由于信號(hào)輸出端 子Tout是r L」電平，電荷通過MOS晶體管M2和M3傳i^J'J連接點(diǎn)A,連 接泉A的電^iS;ii變?yōu)椤窰 J電平(時(shí)刻t3 )。連接點(diǎn)a的電^il]達(dá)r h」電平時(shí)，"與非"電路102和"或非"電路101各 自的輸出端子變?yōu)閞 L J電平，連接點(diǎn)B和C也完全成為「 L」電平的狀態(tài)(時(shí) 刻t4 )。其結(jié)果是，信號(hào)輸出端子Tout成為「HJ電平，從而MOS晶體管M2成 為截jM大態(tài)。接著，和上述的時(shí)刻t5同樣，連接點(diǎn)A的電位開始從「HJ電平向「LJ 電平的下降，輸AJij"與非"電路102的一^NIr入端子的電位下降時(shí)，"與非"電 路102就4吏輸出端子的電壓l射iJi升。因此，連接點(diǎn)B的電位開始從rLJ電平向「H」電平的變化。由于連接 點(diǎn)B的電位上升，MOS晶體管M3和M6慢隻4輛多到^Ui狀態(tài)，反相器103 使輸出端子開始從「LJ電平轉(zhuǎn)變?yōu)椤窰J電平(時(shí)刻t5)。^il時(shí)刻，"或非"電路101的一^NlT入端子直4射皮翻口連接點(diǎn)A的電位， 但由于在另"HHlT入端子連接反相器104的輸出端子，連接點(diǎn)A的電位變化 ^^il了在反相器104輸出端子的電位變化的^i^期間而傳送。因此，在"或 非"電路101中，對(duì)于另一輸入端子，由于反相器104輸出未變化，不傳鏈 4妄點(diǎn)A的向rL」電平的電位變化。因而，連接點(diǎn)C相對(duì)于連接點(diǎn)B的電位 ,氐的定日^fc^遲，連接點(diǎn)C依然^^在「LJ電平。因而，信號(hào)輸出端子Tout 依然是r H J電平，MOS晶體管M5成了導(dǎo)通狀態(tài)。然后，"或非"電路ioi，在與一^^lr入端子相比延遲了反相器i04變化的時(shí)間長(zhǎng)度后，對(duì)另一個(gè)輸/^端子輸A/人rH」電平向「L」電平的電位變化， 使輸出端子的電位開始從「LJ電平變?yōu)椤窰」電平。因此，連接點(diǎn)C的電位lt慢從「LJ電平轉(zhuǎn)變?yōu)椤窰J電平，一^Sii過 MOS晶體管M4和M7的閾值時(shí)，MOS晶體管M4和M7就lt慢it^度到導(dǎo)通 狀態(tài)(時(shí)刻t6)。然后，電流開始;^itMOS晶體管M4和M7， ^il時(shí)刻由于信號(hào)輸出端 子Tout是r H」電平，接點(diǎn)A的電荷通過MOS晶體管M4和M5放電，連接 點(diǎn)A的電^迅速變?yōu)椤窵」電平(時(shí)刻t7)。連接點(diǎn)A的電4iJ)J達(dá)r L」電平時(shí)，"與非"電路102和"或非"電路101各 自的輸出端子才M為「H」電平，連接點(diǎn)B和C也完全成為「H」電平的狀態(tài) (時(shí)刻t8 )。其結(jié)果是，由于信號(hào)輸出端子Tout成為「L」電平，MOS晶體管M5成 為觸狀態(tài)?！措妝^^則電路的另一結(jié)構(gòu)例>作為本實(shí)施例的電壓檢測(cè)電路的另一結(jié)構(gòu)例，使用圖6所示的電路。定時(shí) 調(diào)整電路100的結(jié)構(gòu)和圖5同樣，^MJ吉構(gòu)中去除了圖5中輸出級(jí)的MOS晶 體管M6和M7。以下，作為結(jié)構(gòu)僅^^和圖5的不同方面。在該圖6的電路 中，檢測(cè)輸出^yj^接點(diǎn)A輸出，即連接點(diǎn)A絲作信號(hào)輸出端子。反相器104的輸出端子除了與"或非"電路101的另一輸入端子連接外，還 與MOS晶體管M2的柵^feU^接。反相器103的輸出端子除了與"與非"電路102的另一輸入端子連接外，還 與MOS晶體管M5的柵^i^接。作為以下圖6的電路的動(dòng)作說明的初始狀態(tài)，假i殳連4妄點(diǎn)A是「L J電平、 連接點(diǎn)B和C都是「H」電平進(jìn)4ti兌明。和ei苗述的時(shí)刻tl同樣，連接點(diǎn)A的電位開始從「LJ電平向rH」電平 上升，輸A^"或非"電路101的一^N敘入端子的電位斷Ui升時(shí)，與》b 十應(yīng)， "或非"電鴻^101 <吏1命出端子的電壓'隄虔刺氐。因此，連接點(diǎn)C的電位開始從「H」電平向「L」電平變化。由于連接點(diǎn)C的電位P射氐，MOS晶體管M4慢隻轉(zhuǎn)變到^i狀態(tài)，反相器103使輸出端 子開始/人「LJ電平向「HJ電平轉(zhuǎn)變(時(shí)刻tl)。^it時(shí)刻，由于^""與非"電路102的一^Nt入端子直接湖口連接點(diǎn)A的電 位，但另一^N俞入端子連接著反相器103的輸出端子，連接點(diǎn)A的電位變化 在4fe^遲了反相器103的輸出端子的電位變化的時(shí)間 ^傳送。因此，在"與 非"電路102中，對(duì)于兩^N命入端子中的一個(gè)端子，由于反相器103的輸出未 變化，不傳3ti^4妄點(diǎn)A向「HJ電平的電位變化。因而，相對(duì)于連接點(diǎn)C,連 接點(diǎn)B的電位降低的定時(shí)延遲，連接點(diǎn)B依然是「HJ電平而不變。因而，反 相器104的輸出端子依然是rLJ電平，MOS晶體管M2成了導(dǎo)通狀態(tài)。然后，在與一^N命入端子相比^i目器103延遲了延遲時(shí)間后，才'與非" 電路102的另一^N敘入端子輸A/人「L」電平向「H」電平的電位變化，從而 使輸出端子的電位開始從「HJ電平變?yōu)椤窵」電平。因此，連接點(diǎn)B的電位'lt慢/人「H」電平轉(zhuǎn)變?yōu)閞L」電平，超過MOS 晶體管M3的闊值時(shí)，MOS晶體管M3就斷曼逸度到導(dǎo)通狀態(tài)(時(shí)刻t2 )。然后，電流開始^itMOS晶體管M3，扭時(shí)刻由于反相器104的輸出 端子是「L」電平，通過MOS晶體管M2和M3給連接點(diǎn)A4^電荷，連接 點(diǎn)A的電^迅逸變?yōu)閞 H J電平(時(shí)刻t3 )。連接點(diǎn)A的電^5'j達(dá)rH J電平時(shí)，"與非"電路102 ~'或非"電路101各 自的輸出端子lfe^ r L J電平，連接點(diǎn)B和C也完全成為「 L」電平的狀態(tài)。 其結(jié)果是，由于^i目器104的4命出端子成為「H J電平，MOS晶體管M2成 為截^狀態(tài)(時(shí)刻t4 )。接著，和上述的時(shí)刻t5同樣，連接點(diǎn)A的電位開始從r H J電平向r L J 電平下降，輸A^"與非"電路102的一^N命入端子的電位lf"f氐時(shí)，"與非"電路 102 <吏4俞出端子的電壓'隄匱上升。因此，連接點(diǎn)B的電位開始從「LJ電平向rHJ電平變化。由于連接點(diǎn) B的電位上升，MOS晶體管M3慢lt轉(zhuǎn)變到^Uh狀態(tài)，反相器104使輸出端 子開始從「H」電平向「L」電平轉(zhuǎn)變(時(shí)刻t5)。扭時(shí)刻，"或非"電路101^"""個(gè)輸入端子直接 口連接點(diǎn)八的電位，但 由于在另一^4lT入端子JJ^接著反相器104的輸出端子，在反相器104的輸出端子的電位變化的延遲期間，連接點(diǎn)A的電位變^lfc^遲傳送。因此，在"或非，，電路ioi中，對(duì)于兩4^r入端子中的一個(gè)端子，由于反相器104輸出未變化，不傳iiii^才妄點(diǎn)A向「L」電平的電位變化。因而，相對(duì)于連接點(diǎn)B,連接 點(diǎn)C的電位,氐的定^ifc^，連接點(diǎn)C依然4緣rL」電平不變。因而，反 相器103的輸出端子依然是「H」電平，M0S晶體管M5成了導(dǎo)通狀態(tài)。然后，在與一^N命入端子相比延遲了反相器104的變化的時(shí)間^t^,"或 非"電路101對(duì)另一^H俞入端子輸A/人rH」電平向「L」電平的電位變化，從 而使輸出端子的電位開始從rLJ電平變^J)J 「HJ電平。因此，連接點(diǎn)C的電位t曼'f曼/人「LJ電平4爭(zhēng)變?yōu)椤窰J電平，一^E^過 MOS晶體管M4的閾值時(shí),MOS晶體管M4就ft慢轉(zhuǎn)變到導(dǎo)通狀態(tài)(時(shí)刻t6 )。然后，電流開始a4iMOS晶體管M4,扭時(shí)刻由于反相器103的輸出 端子是rH」電平，連4妄點(diǎn)A的電荷通過MOS晶體管M4和M5;^電，連接 點(diǎn)A的電^迅速變?yōu)椤窵」電平(時(shí)刻t7)。連接點(diǎn)A的電4iJij達(dá)rL」電平時(shí)，"與非"電路102和"或非"電路101各 自的輸出端子就成為「H」電平，連接點(diǎn)B和C也完全成為「H」電平的狀態(tài) (時(shí)刻t8)。其結(jié)果是，由于反相器103的4敘出端子為「L」電平，所以MOS 晶體管M5成為舢狀態(tài)?！碸j ]電i^&則電i 各的振蕩器〉作為上述電y!i^r測(cè)電路應(yīng)用例的振蕩器的結(jié)構(gòu)，例:W(口圖7所示，在環(huán)形振蕩器300的輸出端iU圖3表示的本實(shí)施例的電^^則電路，將電^f&;則電路的輸出端連接到環(huán)形振蕩器300的輸入端，在環(huán)形振蕩器300的環(huán)>^上插入 電>￡^則電路。特別，在用約數(shù)十伏高的電源電壓產(chǎn)生振蕩的場(chǎng)合，由于寄生電容等的影 響，反相器的動(dòng)作延i^曾大。本應(yīng)用例，作為,^^遲、得到與設(shè)計(jì)對(duì)應(yīng)的高 精度振蕩頻率的結(jié)構(gòu)。上述環(huán)形振蕩器300由p溝道型MOS晶體管M12、 M13、 M14、 M15， n溝道型MOS晶體管M16、 M17、 M18、 M19，電容C3及C4， ^r^及管Dl 及D2，以及反相器200構(gòu)成。根據(jù)從MOS晶體管M12向電容C3的*電荷、由MOS晶體管M16引起的來自電容C3的電荷;改電、從MOS晶體管M14向電容C4的電荷充電和由MOS晶體管M18引起的來自電容C4的電荷放電的電位變化需要的時(shí)間，決定環(huán)形振蕩器的振蕩頻率。MOS晶體管M12的源極與電源連接，漏feit過電容C3接地。MOS晶^^管M16的漏極與MOS晶體管M12的漏才^ Li^^^冊(cè)才及與電源4全測(cè)電路的信號(hào)輸出端子Tout連接，源極接地。MOS晶體管M13的源4及與電源連4矣，漏極與反相器200的輸入端子連接。 ^r^及管Dl正向串^i^接，插A^MOS晶體管M13的漏極與接地點(diǎn)之間。 MOS晶體管M17的漏極與MOS晶體管M13的漏才li^接，柵極與MOS晶體管M12的漏才Aii接，源極接地。MOS晶體管M14的源極與電源連接，漏才^ Ut過電容C4接地。MOS晶體管M18的漏極與MOS晶^^管M14的漏^fei^接，柵極與反相器200的輸出端子連接，源極接地。MOS晶體管M15的源極與電源連接，漏極與電壓檢測(cè)電路的MOS晶體管M1的柵才^ U^接。^^及管D2正向串^i^接，插A^MOS晶體管M15的漏才^ ^一妄地點(diǎn)之間。 MOS晶體管M19的漏極與MOS晶體管M15的漏^L^接，柵極與MOS晶體管M14的漏feii接，源極接地。電S^:則電路的信號(hào)輸出端子Tout通過反相器200輸A5U MOS晶體管M16的柵極。MOS晶體管M12、 M13、 M14、 M15的^4冊(cè)才脈恒流源400的p溝道型MOS晶體管Mll的4冊(cè)才W目連4矣。MOS晶體管Mil的源才及與電源連4妄，柵極與漏^U^接，漏才及與恒流源501連接絲。因而，MOS晶體管M12、 M13、 M14、 M15各自和MOS晶體管Mll構(gòu) 成電;危4竟電3各。圖3的恒流源500，被iW MOS晶體管Mil和構(gòu)成電流鏡電路的p溝道 型MOS晶體管M10。在環(huán)形振蕩器300中，通ii^及管Dl，使各自對(duì)反相器200輸出的振幅 的t變比電源電壓If^氐，通ii^及管D2侵對(duì)電平變換器輸出的振幅的M比電源電壓P軒氐，^^電^^t電的時(shí)間減少，從而,^t振蕩頻率的影響。但是，若4^i^的輸出級(jí)向初^-饋的同時(shí)，在輸出MJi^口用以變換 成電源電壓的振幅的電平變換器，則由于反懶己線的寄生電容、電平變換器的 輸入端子的電容以及輸入端子配線的寄生電容等，^M/人輸出級(jí)向輸入M^ 饋的信號(hào)波形變平緩，使振蕩頻率偏離設(shè)計(jì)值。如圖7所示的環(huán)形振蕩器的結(jié)構(gòu)那樣，由于在輸出M^輸入級(jí)的環(huán)x^間 通it^目位酉給的反相器201設(shè)置本發(fā)明的電^r測(cè)電路，能使瞬態(tài)^^多高速 化，淑卬制因寄生電容等而引起的輸AiiJ輸入級(jí)的信號(hào)改變定時(shí)的延遲，淑尋 到與設(shè)計(jì)對(duì)應(yīng)的高精度振蕩器。同樣，也可采用圖8所示的結(jié)構(gòu)，將本發(fā)明的電^^則電路的輸入與環(huán)形 振蕩器300的輸出Mi^接，使之具有電平變換器的功能，并將該電^^r測(cè)電路 的輸出連接到負(fù)荷。紐，即使"&1_成將電>￡^測(cè)電路的連接點(diǎn)A連接在環(huán)形振蕩器300輸 入級(jí)的反相器的輸入端子上的結(jié)構(gòu)，也肯M尋到和上述的圖7的結(jié)構(gòu)同樣的效 果。
權(quán)利要求
1.一種電壓檢測(cè)電路，其特征在于，設(shè)有輸入緩沖器，由電流源和第一MOS晶體管串聯(lián)連接而成，將輸入到該第一MOS晶體管的柵極的檢測(cè)電壓作為輸入電壓輸出；輸出緩沖器，由源極與電源連接、漏極與信號(hào)輸出端子連接的p溝道型第二MOS晶體管和源極接地、漏極與所述信號(hào)輸出端子連接的n溝道型第三MOS晶體管構(gòu)成；定時(shí)調(diào)整電路，信號(hào)輸入端子與所述第一MOS晶體管的漏極連接，第一輸出端子與所述第二MOS晶體管的柵極連接，第二輸出端子與所述第三MOS晶體管的柵極連接，在輸入到所述信號(hào)輸入端子的輸入電壓上升時(shí)，使所述第一和所述第二輸出端子的電壓下降，另一方面，在所述輸入電壓下降時(shí)，使所述第一和所述第二輸出端子的電壓上升，在各自的輸出端子之間錯(cuò)開定時(shí)地進(jìn)行這些電壓的下降和上升；以及電壓檢測(cè)部，根據(jù)所述第一和所述第二輸出端子的電壓變化和所述信號(hào)輸出端子的電壓變化，使所述輸入電壓的上升和下降的速度加快。
2. 權(quán)矛J^求H成的電i^^則電路，^4衫雄于， 所述輸入緩沖器由恒流源和在該恒流源及電源與接地點(diǎn)之間串^i^接的、給柵fe^口檢測(cè)電壓的n溝道型或p溝道型第一MOS晶體管構(gòu)成， 所述電i^^則部由如下部分構(gòu)成由源極與電源連接、柵極與所述信號(hào)輸出端子連接的p溝道型第四MOS 晶體管；源極與該第四MOS晶體管的漏feii接、柵極與所述第一輸出端子連接、 漏極與所述第一 MOS晶體管和所述電流源的連接點(diǎn)連接的p溝道型第五 MOS晶體管；漏極與所述第五晶體管的漏才li^接、柵極與所述第二輸出端子連接的n 溝道型第六MOS晶體管；以及漏極與該第六MOS晶體管的源fei^接、柵極與所述信號(hào)輸出端子連接、源極接地的n溝道型第七晶體管。
3. 權(quán)矛J^求2i誠(chéng)的電^^則電路，^4衫oL^于， 所#時(shí)調(diào)整電路，在所述輸入電壓上升時(shí),以比所述第一輸出端子早的定時(shí)進(jìn)行所述第>=4俞 出端子的電壓下降，另一方面，在所述輸入電壓下降時(shí)，以比所述第_^#出端子早的定時(shí)進(jìn)行所述第一llr出端子的電壓上升。
4. 權(quán)矛J^求2或權(quán)利要求3記載的電壓檢測(cè)電路，其特征在于， 所^時(shí)調(diào)整電路設(shè)有源才及與電源ii^妄、柵極與所述信號(hào)輸入端子連接、漏極與所述第一輸出端 子連接的p溝道型第八MOS晶體管；漏極與所述第^^^出端子連接、柵極與所述信號(hào)輸入端子連接、源極接地 的n溝道型第九MOS晶體管；以及連接在所述第一與所述第>=%出端子之間的電阻。
5. 權(quán)矛J^求2或權(quán)矛J^求3^議的電^^r測(cè)電路，^4襯雄于， 所#時(shí)調(diào)整電路設(shè)有在所述^r測(cè)電M 「L J電平變?yōu)椤窰」電平時(shí)^fc^遲、從「HJ電平變?yōu)?rL」電平時(shí)不延&l條送^r測(cè)電壓之變化的第一延遲電路；以及在所述^r測(cè)電^/人rH」電平變?yōu)椤窵」電平時(shí)i^l遲、從rL」電平變?yōu)?「HJ電平變化時(shí)不延i^維送檢測(cè)電壓之變化的第二延遲電路。
6. 權(quán)矛虔求5i餓的電S^;則電路，^4衫i^于， 所述第一延遲電路，由一^Ht入端與所述信號(hào)輸入端子連接、另一^ir入端經(jīng)由延遲電路與所 述信號(hào)輸入端子連接、輸出端子與所述第^^俞出端子連接的"或非"電^J成； 所述第二延遲電路，由一^HIr入端與所述信號(hào)輸入端子連接、另一^ir/^端經(jīng)由^4遲電贈(zèng)與所 述信號(hào)輸入端子連接、輸出端子與所述第一輸出端子連接的"與非"電i 納成。
7. 權(quán)矛j^求5i議的電s^;則電路，^N^i^于， 所述第一艦電路，由"H^r入端與所述信號(hào)輸入端子連接、輸出端與所述第一輸出端子連接 的"與非"電路和輸入端與傻'與非"電路的輸出端連接的第一反相器構(gòu)成； 所述第二延遲電路，由一^ir入端與所述信號(hào)輸入端子連接、另"H^lr入端與所述第一反相器 的輸出端連接、輸出端與所述第>^敘出端子連接的"或非"電路和輸入端與該 "或非"電路的輸出端連接、輸出端與所述"與非"電路的另一^NIr入端連接的第 二反相器構(gòu)成。
8. —種振蕩器，其4科正在于，在將反相器多級(jí)連接而構(gòu)成的環(huán)形振蕩器的末iSA相器的輸出端子禾該 環(huán)形振蕩器的初M^相器的輸入端子之間，插A^又矛虔求1到權(quán)矛J^求7中任 一項(xiàng)i餓的電/S^r測(cè)電路。
9. 一種振蕩器，期科球于，在將反相器多級(jí)連接而構(gòu)成的環(huán)形振蕩器的末M^相器的輸出端子上，連 接權(quán)矛J^求1到權(quán)矛J^"求7中^"-項(xiàng)i餓的電y!^^則電路的輸入端，并將該電 >!￡^測(cè)電路的輸入緩沖器的輸出端與所述環(huán)形振蕩器的初級(jí)反相器的輸入端 子連接。
全文摘要
本發(fā)明提供一種電壓檢測(cè)電路，與現(xiàn)有技術(shù)相比能高速輸出測(cè)定對(duì)象的電壓超過預(yù)先設(shè)定的電壓時(shí)或低于設(shè)定電壓時(shí)的檢測(cè)結(jié)果。本發(fā)明的電壓檢測(cè)電路設(shè)有將輸入的檢測(cè)電壓作為輸入電壓輸出的輸入緩沖器；以及在該輸入電壓超過預(yù)先設(shè)定的閾值時(shí)的瞬變狀態(tài)下使輸入電壓上升加速，相反在輸入電壓低于預(yù)先設(shè)定的閾值時(shí)的瞬變狀態(tài)下使輸入電壓下降加速的電壓檢測(cè)部。通過加速輸入電壓的變化，可從輸出緩沖器高速輸出檢測(cè)結(jié)果。
文檔編號(hào)G01R19/165GK101403772SQ200810175689
公開日2009年4月8日 申請(qǐng)日期2008年8月29日 優(yōu)先權(quán)日2007年8月31日
發(fā)明者杉浦正一 申請(qǐng)人:精工電子有限公司