數(shù)字鎖相環(huán)電路及其方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及鎖相環(huán)電路，特別涉及一種提供這種電路相位延遲的裝置。
【背景技術(shù)】
[0002]鎖相環(huán)電路經(jīng)常用于各種應(yīng)用中。圖1顯示傳統(tǒng)的模擬鎖相環(huán)電路100。該電壓控制振蕩器的輸出頻率fvra經(jīng)由分頻器112分頻以得到該經(jīng)分頻的電壓控制振蕩器頻率fvc。/No基于觸發(fā)器的相位頻率檢測器104比較參考頻率時鐘和該分頻的電壓控制振蕩器頻率fve(]/N以傳送充電信號及放電信號以調(diào)整該模擬電荷栗106。該電荷栗106根據(jù)該相位頻率檢測器104的比較結(jié)果調(diào)整該控制電壓的上升及下降。該電荷栗106的輸出電壓經(jīng)由模擬濾波器108濾波并傳送至該電壓控制振蕩器110以調(diào)整該電壓控制振蕩器頻率。
[0003]傳統(tǒng)模擬鎖相環(huán)電路的功能
[0004]在圖1所示的傳統(tǒng)模擬鎖相環(huán)電路100中，基于觸發(fā)器的相位頻率檢測器104比較該參考頻率時鐘fTOf和該分頻的電壓控制振蕩器頻率f να]/Ν，以調(diào)整該模擬電荷栗106以調(diào)整該電壓控制振蕩器頻率。
[0005]圖2顯示以該傳統(tǒng)模擬鎖相環(huán)電路100調(diào)整振蕩頻率稍低的電壓控制振蕩器。若該電壓控制振蕩器頻率低于預(yù)期，該電壓控制振蕩器頻率fva]/N會較該參考頻率時鐘晚抵達。該相位頻率檢測器104即傳送較長的充電信號和另一較短的放電信號至該模擬電荷栗106。據(jù)此，凈正電荷會由該電荷栗106傳遞至該模擬濾波器108而造成該電壓控制振蕩器110的控制電壓上升，而較高的控制電壓則可提升該電壓控制振蕩器110的頻率。
[0006]然而，隨著進入深亞微米的時代，元件尺寸也越來越小，傳統(tǒng)的模擬設(shè)計即存在許多問題。例如，相對較大的回路模擬濾波器及更低的供應(yīng)電源余?？臻g(headroom)?？朔鲜鰡栴}的手段通常會造成其他問題，如以下所述。
[0007]1.解決模擬鎖相環(huán)電路的大尺寸回路濾波器。
[0008]a.提供大尺寸的內(nèi)置被動式回路濾波器。然而這種濾波器占據(jù)了硬件絕大部分的面積，且在應(yīng)用于深亞微米工藝技術(shù)時會因該鎖相環(huán)電路100尺寸的考量而造成問題。
[0009]b.提供內(nèi)置主動式回路濾波器。然而這種濾波器的耗電量大且會制造大量的噪聲。
[0010]c.在晶片外提供大尺寸的內(nèi)置被動式回路濾波器。然而這種濾波器的整合層級較低，且會在封裝接口上產(chǎn)生干擾噪聲。
[0011]2.低供應(yīng)電源余?？臻g。
[0012]a.當(dāng)使用上述的拓樸結(jié)構(gòu)在小尺寸的工藝技術(shù)，可調(diào)整的范圍、噪聲及線性化等表現(xiàn)皆會因該模擬電荷栗的低供應(yīng)電源余裕空間而降低。
[0013]b.另一種解決手段是使用額外電路以更正該電荷栗的可調(diào)整的范圍、噪聲及線性化等問題。然而使用這種額外電路會增加電路面積、耗電量及設(shè)計的復(fù)雜度，且這種額外電路也會產(chǎn)生額外的噪聲及非線性現(xiàn)象。
[0014]據(jù)此，可利用數(shù)字鎖相環(huán)電路以解決上述問題。圖3顯示傳統(tǒng)數(shù)字鎖相環(huán)電路200企圖解決上述關(guān)于模擬鎖相環(huán)電路問題的實施例。
[0015]圖3所示的傳統(tǒng)數(shù)字鎖相環(huán)電路200利用時間至數(shù)字轉(zhuǎn)換器(time-to-digitalconverter) 205取代該模擬電荷栗，以使其他元件得以數(shù)字方式實現(xiàn)。該數(shù)字鎖相環(huán)電路200并不需要分頻器。該數(shù)字控制振蕩器的高頻輸出信號直接傳送至該時間至數(shù)字轉(zhuǎn)換器205以形成反饋路徑。
[0016]該數(shù)字鎖相環(huán)電路200包含下列所述的許多問題。
[0017]1.該時間至數(shù)字轉(zhuǎn)換器的分辨率差(反向器的延遲時間)而限制了相位噪聲及顫動的表現(xiàn)。
[0018]2.該時間至數(shù)字轉(zhuǎn)換器有限的長度限制了該鎖相環(huán)電路的鎖定范圍。
[0019]3.該過采樣設(shè)計的耗電量大，且限制了該數(shù)字控制振蕩器210的操作頻率(鎖相環(huán)電路的輸出頻率)。
[0020]據(jù)此，需要一種系統(tǒng)和方法以解決上述的問題。
[0021]該系統(tǒng)和方法應(yīng)避免使用會占據(jù)大部分硬件面積的模擬元件。在新深亞微米的工藝技術(shù)中，模擬元件的尺寸不會如數(shù)字元件般縮小。所述無法縮小尺寸的模擬元件在新工藝中將增加晶片的成本。例如，該模擬電荷栗和回路濾波器即占據(jù)了傳統(tǒng)鎖相環(huán)電路的大部分面積。
[0022]深亞微米的工藝技術(shù)的低電源供應(yīng)電壓壓縮了晶片的余?？臻g。該低余?？臻g降低了模擬元件的效能。傳統(tǒng)模擬鎖相環(huán)電路中的相位頻率檢測器和高壓模擬電荷栗間的接口也存在電壓轉(zhuǎn)換的問題，其會造成線性化降低及噪聲。據(jù)此，應(yīng)避免模擬元件和數(shù)字元件間的接口轉(zhuǎn)換造成的效能下降效應(yīng)。
[0023]據(jù)此，需要一種系統(tǒng)和方法以解決上述的問題。本發(fā)明即可解決上述需求。

【發(fā)明內(nèi)容】

[0024]本發(fā)明揭示一種數(shù)字鎖相環(huán)電路。該數(shù)字鎖相環(huán)電路包含參考時鐘產(chǎn)生器及數(shù)字濾波器以分別提供參考時鐘信號和過濾的數(shù)字碼。該電路進一步包含數(shù)字控制振蕩器及分頻器。該數(shù)字控制振蕩器耦合至該數(shù)字濾波器以接收該過濾的數(shù)字碼及提供輸出信號。該分頻器耦合以接收該輸出信號以提供分頻信號。最后，該電路包含相位延遲量化器，其耦合至該分頻器、該參考時鐘產(chǎn)生器和該數(shù)字濾波器。該相位延遲量化器根據(jù)來自該分頻器和該參考時鐘產(chǎn)生器的信號以量化該參考時鐘信號和該分頻信號之間的相位延遲，并提供數(shù)字碼至該數(shù)字濾波器。該相位延遲量化器并非以過采樣的手段量化在該參考時鐘信號和該分頻信號之間的相位延遲。
[0025]數(shù)字相位延遲量化器取代鎖相環(huán)電路內(nèi)的模擬電荷栗和相位頻率檢測器。因此，該內(nèi)置的回路濾波器也可為尺寸緊密、高階、高頻寬及高衰減量的數(shù)字濾波器。該數(shù)字鎖相環(huán)電路利用深亞微米工藝技術(shù)以達到高速、高分辨率、尺寸緊密和低功率消耗的優(yōu)點。
【附圖說明】
[0026]圖1顯示傳統(tǒng)的模擬鎖相環(huán)電路；
[0027]圖2顯示傳統(tǒng)模擬鎖相環(huán)電路調(diào)整振蕩頻率偏低的電壓控制振蕩器的過程；
[0028]圖3顯示傳統(tǒng)數(shù)字鎖相環(huán)電路的一實施例；
[0029]圖4顯示根據(jù)一實施例的數(shù)字鎖相環(huán)電路的示意圖；
[0030]圖5顯示圖4的數(shù)字鎖相環(huán)電路調(diào)整振蕩頻率偏低的數(shù)字控制振蕩器的過程；
[0031]圖6顯示每次參考時鐘fg初始化啟動時，延遲信號僅會通過各延遲級一次；
[0032]圖7顯示具有環(huán)狀延遲鏈的改進式延遲量化器；及
[0033]圖8顯示內(nèi)插拓樸結(jié)構(gòu)以使其延遲時間短于門延遲時間。
[0034]主要元件符號說明
[0035]100模擬鎖相環(huán)電路
[0036]102晶體振蕩器
[0037]104相位頻率檢測器
[0038]106模擬電荷栗
[0039]108巨型低通回路濾波器
[0040]110電壓控制振蕩器
[0041]112分頻器
[0042]200數(shù)字鎖相環(huán)電路
[0043]202晶體振蕩器
[0044]203觸發(fā)器
[0045]205時間至數(shù)字轉(zhuǎn)換器
[0046]206鎖存器
[0047]208數(shù)字濾波器
[0048]210數(shù)字控制振蕩器
[0049]300數(shù)字鎖相環(huán)電路
[0050]302晶體振蕩器
[0051]304相位延遲量化器
[0052]308數(shù)字濾波器
[0053]310數(shù)字控制振蕩器
[0054]312分頻器
[0055]400相位延遲量化器
[0056]404a ?404η 延遲鏈
[0057]406緩沖器或放大器
[0058]410溫度計碼至二進制碼轉(zhuǎn)換器
[0059]412鎖存器
[0060]414邏輯控制器
[0061]500延遲量化器
[0062]504a?504f 環(huán)狀延遲鏈
[0063]508緩沖器或放大器
[0064]51?和5I^鎖存器
[0065]514減法器
[0066]516加法器
[0067]518結(jié)果鎖存器
[0068]520完整環(huán)級計數(shù)器
[0069]522環(huán)計數(shù)器
[0070]600內(nèi)插延遲級
[0071]⑶如和602b延遲單元
[0072]608緩沖器或放大器
【具體實施方式】
[0073]本發(fā)明涉及鎖相環(huán)電路，特別涉及一種提供這種電路相位延遲的裝置。以下敘述的表示是為使本領(lǐng)域技術(shù)人員能了解其內(nèi)容并可據(jù)以實施，且提供于專利申請書及其需求的內(nèi)文中。優(yōu)選實施例的不同修改和在此描述的一般性原則和特點對于本領(lǐng)域技術(shù)人員而言為明顯的。因此，本發(fā)明不應(yīng)受限于所示的實施例，而應(yīng)基于上述原則和特點給予一致性的最寬廣的范圍。
[0074]根據(jù)一實施例的鎖相環(huán)電路實現(xiàn)數(shù)字相位延遲量化器以取代鎖相環(huán)電路中的該模擬電荷栗和相位頻率檢測器。因此，該內(nèi)置的回路濾波器也可為尺寸緊密、高階、高頻寬、高衰減量的數(shù)字濾波器。該數(shù)字鎖相環(huán)電路利用深亞微米工藝技術(shù)中的高速優(yōu)點、高分辨率、尺寸緊密及低功率的優(yōu)點。為揭示根據(jù)本發(fā)明的數(shù)字鎖相環(huán)電路的特性，可參考以下的敘述及其相關(guān)圖式。
[0075]圖4顯示根據(jù)一實施例的數(shù)字鎖相環(huán)電路300的示意圖。相比于圖1所示的傳統(tǒng)模擬鎖相環(huán)電路100，該數(shù)字鎖相環(huán)電路300使用了分頻器312，且其以數(shù)字相位延遲量化器304替換該相位頻率檢測器和模擬電荷栗。該相位延遲量化器304用以量化在參考時鐘和分頻信號之間的相位延遲。因為濾波器的輸入來自該相位延遲量化器304的多個位的輸出數(shù)字碼，該模擬回路濾波器(主動或是被動)是由緊密、高階、高頻寬且高衰減量的數(shù)字濾波器308所取代。由于該濾波器308的輸出為數(shù)字碼，圖1的電壓控制振蕩器是由數(shù)字控制振蕩器310所取代。
[0076]圖5顯示圖4的該數(shù)字鎖相環(huán)電路300調(diào)整振蕩頻率偏低的數(shù)字控制振蕩器310。該相位延遲量化器304用以計算參考時鐘和該經(jīng)分頻的數(shù)字控制振蕩器310的信號頻率邊緣間的延遲時間。若該數(shù)字控制振蕩器310的頻率低于預(yù)期，該分頻的數(shù)字控制振蕩器310的頻率fDa)/N會較該參考時鐘fraf晚抵達。所述邊緣間的延遲越大，該相位延遲量化器所送至該數(shù)字濾波器的碼越大，而該送至該數(shù)字控制振蕩器310的較大的數(shù)字碼則可增加該數(shù)字控制振蕩器310的頻率。
[0077]為實現(xiàn)圖5所示的該數(shù)字鎖相環(huán)電路的功能，圖6顯示具有簡單拓樸結(jié)構(gòu)的基于長延遲鏈的相位延遲量化器400。該參考時鐘用以初始化該延遲鏈，而該分頻的數(shù)字控制振蕩器310的頻率fDa]/N較晚抵達鎖存器412已鎖存代表兩信號邊緣的傳輸延遲時間的碼。
[0078]雖然相比于傳統(tǒng)鎖相環(huán)電路，本系統(tǒng)具有許多優(yōu)點，然而其需要非常長的延遲鏈以達到合理的鎖定范圍。