專利名稱：編碼器輸出的內(nèi)插方法和內(nèi)插電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及編碼器輸出的內(nèi)插方法和內(nèi)插電路。特別涉及適合在輸出90°相位差的二相正弦波信號(hào)的編碼器(光電式、磁式、電磁感應(yīng)式、靜電容量式等)和激光測(cè)長(zhǎng)器中使用的、將由編碼器輸出的二相正弦波信號(hào)通過采樣保持和A/D變換而進(jìn)行內(nèi)插處理，并根據(jù)來自外部的數(shù)據(jù)請(qǐng)求信號(hào)輸出數(shù)據(jù)的編碼器輸出的內(nèi)插方法和內(nèi)插電路。
背景技術(shù)：
在編碼器的刻度中形成的格柵的間隔中存在加工限制。因此，為了測(cè)量比刻度格柵更細(xì)小的間隔，需要進(jìn)一步細(xì)分編碼器輸出的正弦波信號(hào)的相位變化的空間周期而進(jìn)行內(nèi)插，因此，以往使用各種內(nèi)插電路。
其中之一，有基于A/D變換的方法。在該方法中，由于A/D變換時(shí)和信號(hào)校正時(shí)的運(yùn)算時(shí)間的制約，需要離散地進(jìn)行A/D變換的采樣。這時(shí)，如果采樣時(shí)間大，則對(duì)于原點(diǎn)信號(hào)或伺服控制等外部觸發(fā)信號(hào)(數(shù)據(jù)請(qǐng)求信號(hào))，不能正確地取得同步，引起位置偏差。
因此，如申請(qǐng)人在特開平10-132606號(hào)公報(bào)(以下稱為專利文獻(xiàn)1)中提出的那樣，如圖1(對(duì)應(yīng)于專利文獻(xiàn)1的圖1)所示，對(duì)應(yīng)于編碼器(省略圖示)輸出INA、INB，通過相位角變換電路1的采樣保持(S/H)電路11a、11b、A/D變換電路12a、12b、用于生成相位角tan-1(B/A)的查找表(LUT)存儲(chǔ)器13、寄存器(REG)14以第一時(shí)鐘CK1的定時(shí)生成相位角PH(也用θ表示)，如圖2(對(duì)應(yīng)于專利文獻(xiàn)1的圖3)所示，通過以比第一時(shí)鐘CK1更高速(在專利文獻(xiàn)1中為8倍)的第二時(shí)鐘CK2進(jìn)行直線插補(bǔ)，輸出二相方波信號(hào)OUTA、OUTB(也用QA、QB表示)，從而提高動(dòng)態(tài)的精度。在圖中，2是數(shù)據(jù)更新電路，包括減法器21、絕對(duì)值器22、極性檢測(cè)電路23、限幅器24、極性附加電路25、加法器26、寄存器27，3是包括寄存器31、加法器32、寄存器33的積分電路，4是進(jìn)位檢測(cè)電路，5是二相方波發(fā)生電路。
按照該專利文獻(xiàn)1的圖1所示的內(nèi)插電路42，如圖3(整體結(jié)構(gòu)圖)和圖4(定時(shí)圖)所示，即使假設(shè)從外部的例如接觸探頭38輸入了觸發(fā)信號(hào)TRG，通過以鎖存電路54鎖存用于計(jì)數(shù)二相方波的計(jì)時(shí)器處理部50的增減計(jì)數(shù)器52的輸出數(shù)據(jù)D，可以與TRG同步，保持位置而不損害動(dòng)態(tài)的精度。在圖3中，44例如是RS485線驅(qū)動(dòng)器，46是電纜，48例如是RS485線接收器。
但是，(1)由于內(nèi)插數(shù)提高，二相方波的重疊增加，即使是相同發(fā)送速度二相方波的頻率也增大。而且，(2)存在第一時(shí)鐘CK1的周期Pck1增大，動(dòng)態(tài)的精度降低的問題。以下進(jìn)行詳細(xì)敘述。
(1)二相方波的輸出頻率增大例如，發(fā)送速度v＝1m/s，信號(hào)間隔λ＝20μm的情況下，通過將內(nèi)插數(shù)Ni從200增加到2000，分辨率R從0.1μm提高至0.01μm，但是與此同時(shí)，二相方波的邊緣間隔Δt從10MHz(＝1m/s÷0.1μm)增加到100MHz(＝1m/s÷0.01μm)。
因此，不能利用例如RS422和RS485等傳送率為10～40MHz左右的便宜的傳送方式。
作為避免該問題的方法，有將二相方波的增減接收器52的功能與內(nèi)插電路42一體化的方法。這時(shí)，雖然可以確實(shí)地避免二相方波的數(shù)據(jù)傳送的問題，但是需要傳輸具有更多信息的計(jì)數(shù)器的數(shù)據(jù)。在數(shù)十米的長(zhǎng)距離傳輸中，用并行方式傳輸數(shù)據(jù)導(dǎo)致電纜芯數(shù)的增大，成本和消耗電流增加，所以已知有如特開2000-337854號(hào)公報(bào)(以下稱為專利文獻(xiàn)2)所示的串行數(shù)據(jù)傳輸?shù)姆绞健?br> 該串行數(shù)據(jù)傳輸方式，特別在數(shù)值控制(NC)裝置中被經(jīng)常利用，將與來自NC裝置的數(shù)據(jù)請(qǐng)求信號(hào)RQ同步的信號(hào)例如以起停同步方式進(jìn)行輸出DT。該周期以50～200μs左右被輸出。
這時(shí)，為了使控制裝置的定位精度提高，對(duì)RQ被要求位置數(shù)據(jù)的動(dòng)態(tài)的精度，需要A/D變換(ADC)的采樣時(shí)刻的高精度的同步。例如，在發(fā)送速度為10mm/s，動(dòng)態(tài)精度為10nm的情況下，要求小于等于1μs的同步精度(10mm/s÷10nm＝1μs)。
(2)ADC采樣周期Pck1增大另一方面，存在ADC采樣周期Pck1的制約。為了進(jìn)行高內(nèi)插而增大ADC的位長(zhǎng)時(shí)，一般來說ADC的變換時(shí)間增加。而且，為了使內(nèi)插精度提高，如在特開平10-311741號(hào)公報(bào)(以下稱為專利文獻(xiàn)3)中記載的那樣進(jìn)行二相正弦波的偏移和振幅比的校正時(shí)，由于其運(yùn)算時(shí)間采樣周期Pck1增加。其結(jié)果，采樣周期Pck1有時(shí)大于前述的同步誤差。因此，需要避免該問題從而降低同步誤差的方法。
而且，為了高分辨率而采樣位數(shù)多的ADC電路時(shí)，存在運(yùn)算時(shí)間增加的問題。

發(fā)明內(nèi)容
本發(fā)明是為了解決前述問題點(diǎn)而完成的，課題是通過降低來自外部的數(shù)據(jù)請(qǐng)求信號(hào)和內(nèi)插數(shù)據(jù)的同步誤差使動(dòng)態(tài)精度提高。
本發(fā)明的編碼器輸出的內(nèi)插方法，用于對(duì)從編碼器輸出的二相正弦波信號(hào)通過采樣保持和A/D變換而進(jìn)行內(nèi)插處理，并根據(jù)來自外部的數(shù)據(jù)請(qǐng)求信號(hào)輸出數(shù)據(jù)，將方向辨別增減計(jì)數(shù)器配置在二相方波均勻脈沖發(fā)生電路的附近，同時(shí)，通過使所述數(shù)據(jù)請(qǐng)求信號(hào)延遲的信號(hào)，鎖存并輸出數(shù)據(jù)，從而解決前述課題。
所述方向辨別增減計(jì)數(shù)器可以配置在與二相方波均勻脈沖發(fā)生電路相同的IC內(nèi)。
可以使所述數(shù)據(jù)請(qǐng)求信號(hào)延遲A/D變換的采樣周期的至少2倍。
本發(fā)明的編碼器輸出的內(nèi)插方法，用于對(duì)從編碼器輸出的二相正弦波信號(hào)通過采樣保持和A/D變換而進(jìn)行內(nèi)插處理，并根據(jù)來自外部的數(shù)據(jù)請(qǐng)求信號(hào)輸出數(shù)據(jù)，計(jì)數(shù)從A/D變換的采樣開始至數(shù)據(jù)請(qǐng)求為止的時(shí)間，根據(jù)該計(jì)數(shù)時(shí)間而對(duì)數(shù)據(jù)進(jìn)行插補(bǔ)，同樣解決前述的課題。
所述插補(bǔ)可以為直線插補(bǔ)或者曲線插補(bǔ)。
本發(fā)明的編碼器輸出的內(nèi)插方法，用于對(duì)從編碼器輸出的二相正弦波信號(hào)通過采樣保持和A/D變換而進(jìn)行內(nèi)插處理，并根據(jù)來自外部的數(shù)據(jù)請(qǐng)求信號(hào)輸出數(shù)據(jù)，與所述數(shù)據(jù)請(qǐng)求信號(hào)同步，進(jìn)行A/D變換的采樣，從而解決了前述課題。
本發(fā)明提供一種編碼器輸出的內(nèi)插電路，用于對(duì)從編碼器輸出的二相正弦波信號(hào)通過采樣保持和A/D變換而進(jìn)行內(nèi)插處理，并根據(jù)來自外部的數(shù)據(jù)請(qǐng)求信號(hào)輸出數(shù)據(jù)，將方向辨別增減計(jì)數(shù)器配置在二相方波均勻脈沖發(fā)生電路的附近，同時(shí)，設(shè)置使所述數(shù)據(jù)請(qǐng)求信號(hào)延遲的延遲電路，通過該延遲電路的輸出，鎖存并輸出數(shù)據(jù)。
本發(fā)明還提供一種編碼器輸出的內(nèi)插電路，用于對(duì)從編碼器輸出的二相正弦波信號(hào)通過采樣保持和A/D變換而進(jìn)行內(nèi)插處理，并根據(jù)來自外部的數(shù)據(jù)請(qǐng)求信號(hào)輸出數(shù)據(jù)，其特征在于，在該內(nèi)插電路中設(shè)置有計(jì)數(shù)從A/D變換的采樣開始至數(shù)據(jù)請(qǐng)求為止的時(shí)間的計(jì)數(shù)電路；以及根據(jù)該計(jì)數(shù)時(shí)間對(duì)數(shù)據(jù)進(jìn)行插補(bǔ)的插補(bǔ)近似電路。
本發(fā)明還提供一種編碼器輸出的內(nèi)插電路，用于對(duì)從編碼器輸出的二相正弦波信號(hào)通過采樣保持和A/D變換而進(jìn)行內(nèi)插處理，并根據(jù)來自外部的數(shù)據(jù)請(qǐng)求信號(hào)輸出數(shù)據(jù)，與所述數(shù)據(jù)請(qǐng)求信號(hào)同步，進(jìn)行A/D變換的采樣。
按照本發(fā)明，即使進(jìn)行變換時(shí)間大的ADC和運(yùn)算時(shí)間長(zhǎng)的處理，也可以進(jìn)行高精度的內(nèi)插而不損害動(dòng)態(tài)的精度。因此，容易便宜地實(shí)現(xiàn)小型化。
進(jìn)而，由于可以正確地延遲數(shù)據(jù)請(qǐng)求信號(hào)輸入時(shí)刻的數(shù)據(jù)而進(jìn)行鎖存或內(nèi)插運(yùn)算，所以可以維持高精度、高分辨率而不增加運(yùn)算時(shí)間。
本發(fā)明的這些和其它新穎的特征和優(yōu)點(diǎn)可以從以下優(yōu)選實(shí)施方式的詳細(xì)的描述而變得清楚。


圖1是表示申請(qǐng)人在專利文獻(xiàn)1中提出的內(nèi)插電路的結(jié)構(gòu)的電路圖。
圖2是表示相同作用的定時(shí)圖。
圖3是表示包含專利文獻(xiàn)1的內(nèi)插電路的編碼器裝置的整體結(jié)構(gòu)的電路圖。
圖4是相同的定時(shí)圖。
圖5是表示本發(fā)明的第一實(shí)施方式的結(jié)構(gòu)的方框圖。
圖6是表示第一實(shí)施方式的作用的定時(shí)圖。
圖7是表示本發(fā)明的第二實(shí)施方式的整體結(jié)構(gòu)的方框圖。
圖8是表示第二實(shí)施方式的計(jì)數(shù)電路的結(jié)構(gòu)的方框圖。
圖9是表示第二實(shí)施方式的作用的定時(shí)圖。
圖10是表示在第二實(shí)施方式中使用的插補(bǔ)近似電路的結(jié)構(gòu)的方框圖。
圖11是表示本發(fā)明第三實(shí)施方式的結(jié)構(gòu)的方框圖。
圖12是表示本發(fā)明第四實(shí)施方式的結(jié)構(gòu)的方框圖。
具體實(shí)施例方式
參照

優(yōu)選實(shí)施方式，其中所有附圖中標(biāo)記的相同要素具有相同的標(biāo)號(hào)。
以下，參照附圖，詳細(xì)地說明本發(fā)明的實(shí)施方式。
本發(fā)明的第一實(shí)施方式如圖5所示，在具有與圖1和圖3所示的以往例相同的編碼器40、S/H電路11a、11b、ADC電路12a、12b、LUT存儲(chǔ)器13、數(shù)據(jù)更新電路2、積分電路3、相當(dāng)于進(jìn)位檢測(cè)電路4和二相方波產(chǎn)生電路5的二相方波均勻脈沖生成電路6、方向辨別增減計(jì)數(shù)器52、鎖存電路54的編碼器裝置中，在ADC12a、12b和LUT13之間，插入與專利文獻(xiàn)3相同的進(jìn)行偏移調(diào)整和振幅比調(diào)整的校正電路60。
而且，雖然通常用二相方波傳輸數(shù)據(jù)，但是如在之前的課題中敘述的那樣，由于高頻傳輸困難，所以在本實(shí)施方式中，將方向辨別增減計(jì)數(shù)器52配置在二相方波均勻脈沖發(fā)生電路6附近(或者相同的IC內(nèi))。
然后，設(shè)置使數(shù)據(jù)請(qǐng)求信號(hào)RQ進(jìn)行ADC的采樣周期Pck1的2倍延遲的延遲電路62，通過該延遲電路62的輸出信號(hào)RQ2使鎖存電路54動(dòng)作而鎖存數(shù)據(jù)，將串行數(shù)據(jù)DT從串行輸出電路56經(jīng)由電纜輸出到外部的NC裝置等。
前述延遲電路62由于使定時(shí)與二相方波均勻脈沖的延遲時(shí)間匹配，所以產(chǎn)生使RQ延遲了2×Pck1的信號(hào)RQ2，并作為鎖存信號(hào)。
在圖6中表示定時(shí)圖。xn-1、xn、xn+1…表示編碼器的位置。n是第一時(shí)鐘CK1的順序。此時(shí)，在xn-1和xn之間輸入了RQ的情況下，通過ADC12a、12b的變換時(shí)間，校正電路60的運(yùn)算和LUT13的tan-1(B/A)的變換，從x至θ產(chǎn)生時(shí)間延遲。由于ADC的采樣周期Pck1越短動(dòng)態(tài)的精度越高，所以使該延遲時(shí)間與Pck1相同。進(jìn)而，還加上二相方波均勻脈沖發(fā)生電路6產(chǎn)生的延遲。因此，在用將RQ延遲2×Pck1的信號(hào)RQ2鎖存數(shù)據(jù)時(shí)，位置的誤差可以最小化。
在管道(pipeline)型的ADC的情況下，有時(shí)由于管道的級(jí)數(shù)而成為比Pck1大的延遲時(shí)間tADC。這時(shí)，將ADC的延遲時(shí)間和二相方波平均脈沖生成電路的延遲時(shí)間(tQUAD＝Pck1)相加的時(shí)間(tADC+tQUAD)延遲，用信號(hào)RQ2鎖存數(shù)據(jù)D就可以。
接著，詳細(xì)地說明本發(fā)明的第二實(shí)施方式。
本實(shí)施方式，如圖7所示，取代圖5所示的第一實(shí)施方式的二相方波均勻脈沖發(fā)生電路6和方向辨別增減計(jì)數(shù)器52，使用CK1→RQ的時(shí)間差計(jì)數(shù)電路70和插補(bǔ)近似電路80。
前述時(shí)間差計(jì)數(shù)電路70為用于計(jì)數(shù)圖8所示的定時(shí)圖中表示的CK1和到RQ為止的時(shí)間差m的電路，如圖9中詳細(xì)地表示的那樣，由增減計(jì)數(shù)器72和鎖存電路74構(gòu)成。
這里，增減計(jì)數(shù)器72用的第三時(shí)鐘CK3為具有第一時(shí)鐘CK1的N倍的頻率的時(shí)鐘，N＝Pck1/Pck3。因此，通過圖9的增減計(jì)數(shù)器72和鎖存電路74，可以生成m。如果N是例如32、64那樣的2的冪級(jí)數(shù)，則可以容易地用位偏移執(zhí)行除法。
而且，如圖10所示，前述插補(bǔ)近似電路80由寄存器(Z-1)82、加法器84、乘法器86、加法器88構(gòu)成，如下式所示，產(chǎn)生直線插補(bǔ)的數(shù)據(jù)。
〔算式1〕D＝(θn-1-θn)(m/N)+θn…(1)該數(shù)據(jù)與第一實(shí)施方式相同，從串行輸出電路56串行輸出。
按照該第二實(shí)施方式，與第一實(shí)施方式相比，可以更高速地輸出直線近似插補(bǔ)后的位置。
而且，前述插補(bǔ)近似電路80可以采取圖10所示的(1)式的方法，和雖然作為算式等價(jià)，但以θn-1為基準(zhǔn)的下式的方法中的其中一個(gè)。
〔算式2〕D＝(θn-θn-1)×{1-(m/N)}+θn-1…(2)或者，雖然更復(fù)雜，但是如下式所例示的那樣，也可以是牛頓的插補(bǔ)法的、考慮了加速度的2次曲線的插補(bǔ)的方法。
D＝θn-2+(θn-1-θn-2){1+(m/N)}+(1/2)(θn-2θn-1+θn-2){1+(m/N)}(m/N) …(3)該算式(3)也和圖10一樣，可以由乘法器和加法器構(gòu)成。
接著，參照?qǐng)D11說明本發(fā)明的第三實(shí)施方式。
本實(shí)施方式雖然也具有與第二實(shí)施方式相同的時(shí)間差計(jì)數(shù)電路70和插補(bǔ)近似電路80，但是輸出波形是總線輸出。即，輸入來自接觸探頭38或模仿探頭的觸發(fā)TRG，通過配置在插補(bǔ)近似電路80的出側(cè)的總線I/O電路90，切換例如3位的地址A(2:0)，使同步數(shù)據(jù)D輸出16位總線B(15:0)。
除此之外，全位并行輸出等不特別局限于輸出的方式，或者不依賴控制周期或探頭等同步信號(hào)的信號(hào)源，可以達(dá)到基于位置的直線(1次)插補(bǔ)或者2次插補(bǔ)的同步精度提高的目的。
另一方面，如圖12所示的第四實(shí)施方式那樣，還考慮使ADC的采樣與外部觸發(fā)(RQ)同步的方法。即，外部觸發(fā)(RQ)始終輸入，如果其滿足在一定周期為足夠高速的條件，則與外部觸發(fā)同步而對(duì)ADC進(jìn)行采樣就可以。在圖中，92a、92b是模擬低通濾波器(LPF)，94a、94b是數(shù)字濾波器。
本實(shí)施方式由于在ADC的輸出中采用了數(shù)字濾波器，所以如特開平8-201111號(hào)公報(bào)和特開2005-77137號(hào)公報(bào)所示的那樣，知道有分辨率提高和內(nèi)插精度提高的效果。在要利用數(shù)字濾波器時(shí)，要求ADC的采樣周期一定。因此，雖然與外部觸發(fā)嚴(yán)格同步，并且利用數(shù)字濾波器很困難，但是按照本發(fā)明，可以得到與TRG同步的輸出。而且，也可以省略數(shù)字濾波器。
在前述實(shí)施方式中，任何一個(gè)都設(shè)置校正電路60，所以可進(jìn)行高精度內(nèi)插。而且，可以根據(jù)要求的內(nèi)插精度，省略校正電路60。
而且，可以用LUT以外的方法得到相位角θ(＝PH)。
本技術(shù)領(lǐng)域的技術(shù)人員應(yīng)該清楚，上述實(shí)施方式僅為表示本發(fā)明的原理的應(yīng)用的例示。本技術(shù)領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍的情況下，可以得出多種不同的安排。
于2005年8月11日提交的包括說明書、附圖和權(quán)利要求的日本專利申請(qǐng)2005-233558公開的內(nèi)容被全部在此引用，以供參考。
權(quán)利要求
1.一種編碼器輸出的內(nèi)插方法，用于對(duì)從編碼器輸出的二相正弦波信號(hào)通過采樣保持和A/D變換而進(jìn)行內(nèi)插處理，并根據(jù)來自外部的數(shù)據(jù)請(qǐng)求信號(hào)輸出數(shù)據(jù)，其特征在于，將方向辨別增減計(jì)數(shù)器配置在二相方波均勻脈沖發(fā)生電路的附近，同時(shí)通過使所述數(shù)據(jù)請(qǐng)求信號(hào)延遲的信號(hào)，鎖存并輸出數(shù)據(jù)。
2.如權(quán)利要求1所述的編碼器輸出的內(nèi)插方法，其特征在于，將所述方向辨別增減計(jì)數(shù)器配置在與二相方波均勻脈沖發(fā)生電路相同的IC內(nèi)。
3.如權(quán)利要求1所述的編碼器輸出的內(nèi)插方法，其特征在于，使所述數(shù)據(jù)請(qǐng)求信號(hào)延遲A/D變換的采樣周期的至少2倍。
4.一種編碼器輸出的內(nèi)插方法，用于對(duì)從編碼器輸出的二相正弦波信號(hào)通過采樣保持和A/D變換而進(jìn)行內(nèi)插處理，并根據(jù)來自外部的數(shù)據(jù)請(qǐng)求信號(hào)輸出數(shù)據(jù)，其特征在于，計(jì)數(shù)從A/D變換的采樣開始至數(shù)據(jù)請(qǐng)求為止的時(shí)間，根據(jù)該計(jì)數(shù)時(shí)間而對(duì)數(shù)據(jù)進(jìn)行插補(bǔ)。
5.如權(quán)利要求4所述的編碼器輸出的內(nèi)插方法，其特征在于，所述插補(bǔ)為直線插補(bǔ)。
6.如權(quán)利要求4所述的編碼器輸出的內(nèi)插方法，其特征在于，所述插補(bǔ)為曲線插補(bǔ)。
7.一種編碼器輸出的內(nèi)插方法，用于對(duì)從編碼器輸出的二相正弦波信號(hào)通過采樣保持和A/D變換而進(jìn)行內(nèi)插處理，并根據(jù)來自外部的數(shù)據(jù)請(qǐng)求信號(hào)輸出數(shù)據(jù)，其特征在于，與所述數(shù)據(jù)請(qǐng)求信號(hào)同步，進(jìn)行A/D變換的采樣。
8.一種編碼器輸出的內(nèi)插電路，用于對(duì)從編碼器輸出的二相正弦波信號(hào)通過采樣保持和A/D變換而進(jìn)行內(nèi)插處理，并根據(jù)來自外部的數(shù)據(jù)請(qǐng)求信號(hào)輸出數(shù)據(jù)，其特征在于，將方向辨別增減計(jì)數(shù)器配置在二相方波均勻脈沖發(fā)生電路的附近，同時(shí)設(shè)置使所述數(shù)據(jù)請(qǐng)求信號(hào)延遲的延遲電路，通過該延遲電路的輸出，鎖存并輸出數(shù)據(jù)。
9.一種編碼器輸出的內(nèi)插電路，用于對(duì)從編碼器輸出的二相正弦波信號(hào)通過采樣保持和A/D變換而進(jìn)行內(nèi)插處理，并根據(jù)來自外部的數(shù)據(jù)請(qǐng)求信號(hào)輸出數(shù)據(jù)，其特征在于，在該內(nèi)插電路中設(shè)置有計(jì)數(shù)從A/D變換的采樣開始至數(shù)據(jù)請(qǐng)求為止的時(shí)間的計(jì)數(shù)電路；以及根據(jù)該計(jì)數(shù)時(shí)間而對(duì)數(shù)據(jù)進(jìn)行插補(bǔ)的插補(bǔ)近似電路。
10.一種編碼器輸出的內(nèi)插電路，用于對(duì)從編碼器輸出的二相正弦波信號(hào)通過采樣保持和A/D變換而進(jìn)行內(nèi)插處理，并根據(jù)來自外部的數(shù)據(jù)請(qǐng)求信號(hào)輸出數(shù)據(jù)，其特征在于，與所述數(shù)據(jù)請(qǐng)求信號(hào)同步，進(jìn)行A/D變換的采樣。
全文摘要
內(nèi)插電路將從編碼器(40)輸出的二相正弦波信號(hào)(QA、QB)通過采樣保持(S/H)電路(11a、11b)和A/D變換(ADC)電路(12a、12b)進(jìn)行內(nèi)插處理，并在用于根據(jù)來自外部的數(shù)據(jù)請(qǐng)求信號(hào)RQ輸出數(shù)據(jù)D的編碼器輸出的內(nèi)插時(shí)，將方向辨別增減計(jì)數(shù)器(52)配置在二相方波均勻脈沖發(fā)生電路(6)附近，同時(shí)通過使前述數(shù)據(jù)請(qǐng)求信號(hào)RQ延遲的信號(hào)RQ2，鎖存并輸出數(shù)據(jù)D。由此，通過降低來自外部的數(shù)據(jù)請(qǐng)求信號(hào)和內(nèi)插數(shù)據(jù)的同步誤差，使動(dòng)態(tài)精度提高。
文檔編號(hào)G01D5/12GK1912549SQ200610110768
公開日2007年2月14日 申請(qǐng)日期2006年8月11日 優(yōu)先權(quán)日2005年8月11日
發(fā)明者桐山哲郎, 小磯隆一, 吉中敏郎 申請(qǐng)人:三豐株式會(huì)社