專(zhuān)利名稱(chēng)：微電子裝置及制造方法、微機(jī)電封裝結(jié)構(gòu)及封裝方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種微電子裝置及制造方法、微機(jī)電封裝結(jié)構(gòu)及封裝方法，特別是涉 及一種低生產(chǎn)成本的微電子裝置及制造方法、微機(jī)電封裝結(jié)構(gòu)及封裝方法。
背景技術(shù)：
微機(jī)電系統(tǒng)(MicroElectromechanical System, MEMS)技術(shù)的發(fā)展開(kāi)辟了一個(gè) 全新的技術(shù)領(lǐng)域和產(chǎn)業(yè)，其已被廣泛地應(yīng)用于各種具有電子與機(jī)械雙重特性的微電子裝置 中，例如壓力感應(yīng)器、加速器與微型麥克風(fēng)等?，F(xiàn)有習(xí)知包括有微機(jī)電元件的微電子裝置，其通常以CMOS工藝來(lái)制作內(nèi)部的半 導(dǎo)體電路，并另外以微加工的方式制成微機(jī)電元件。然而，由于制造過(guò)程較為繁瑣且困難， 因此容易造成上述微電子裝置具有較高的生產(chǎn)成本，而難以進(jìn)行商業(yè)化應(yīng)用。因此，如何改善微電子裝置的制造方法，以簡(jiǎn)化微電子裝置的工藝，從而降低微電 子裝置的生產(chǎn)成本實(shí)為相關(guān)領(lǐng)域的人員所重視的議題之一。由此可見(jiàn)，上述現(xiàn)有的微電子裝置及制造方法在產(chǎn)品結(jié)構(gòu)、制造方法與使用上，顯 然仍存在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決上述存在的問(wèn)題，相關(guān)廠商莫不 費(fèi)盡心思來(lái)謀求解決之道，但長(zhǎng)久以來(lái)一直未見(jiàn)適用的設(shè)計(jì)被發(fā)展完成，而一般產(chǎn)品及方 法又沒(méi)有適切的結(jié)構(gòu)及方法能夠解決上述問(wèn)題，此顯然是相關(guān)業(yè)者急欲解決的問(wèn)題。因此 如何能創(chuàng)設(shè)一種新的微電子裝置及制造方法、微機(jī)電封裝結(jié)構(gòu)及封裝方法，實(shí)屬當(dāng)前重要 研發(fā)課題之一，亦成為當(dāng)前業(yè)界極需改進(jìn)的目標(biāo)。有鑒于上述現(xiàn)有的微電子裝置及制造方法存在的缺陷，本發(fā)明人基于從事此類(lèi)產(chǎn) 品設(shè)計(jì)制造多年豐富的實(shí)務(wù)經(jīng)驗(yàn)及專(zhuān)業(yè)知識(shí)，并配合學(xué)理的運(yùn)用，積極加以研究創(chuàng)新，以期 創(chuàng)設(shè)一種新的微電子裝置及制造方法、微機(jī)電封裝結(jié)構(gòu)及封裝方法，能夠改進(jìn)一般現(xiàn)有的 微電子裝置及制造方法，使其更具有實(shí)用性。經(jīng)過(guò)不斷的研究、設(shè)計(jì)，并經(jīng)過(guò)反復(fù)試作樣品 及改進(jìn)后，終于創(chuàng)設(shè)出確具實(shí)用價(jià)值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于，克服現(xiàn)有的微電子裝置的制造方法存在的缺陷，而提供 一種新的微電子裝置的制造方法，所要解決的技術(shù)問(wèn)題是使其可簡(jiǎn)化微電子裝置的工藝， 從而降低微電子裝置的生產(chǎn)成本，非常適于實(shí)用。本發(fā)明的另一目的在于，克服現(xiàn)有的微電子裝置的制造方法存在的缺陷，而提供 一種新的微電子裝置的制造方法，所要解決的技術(shù)問(wèn)題是使其其可整合微機(jī)電元件與CMOS 元件的工藝，并在工藝中一并完成微機(jī)電元件的封裝，從而更加適于實(shí)用。本發(fā)明的再一目的在于，克服現(xiàn)有的微電子裝置存在的缺陷，而提供一種新的微 電子裝置，所要解決的技術(shù)問(wèn)題是使其避免微機(jī)電元件的沾黏問(wèn)題，從而更加適于實(shí)用。本發(fā)明的還一目的在于，克服現(xiàn)有的微機(jī)電封裝結(jié)構(gòu)存在的缺陷，而提供一種新 的微機(jī)電封裝結(jié)構(gòu)，所要解決的技術(shù)問(wèn)題是使其有效地將微機(jī)電元件氣密封裝，從而更加適于實(shí)用，且具有產(chǎn)業(yè)上的利用價(jià)值。本發(fā)明的另外還一目的在于，提供一種微機(jī)電結(jié)構(gòu)的封裝方法，所要解決的技術(shù) 問(wèn)題是使其降低封裝工藝的復(fù)雜度及成本，從而更加適于實(shí)用。本發(fā)明的目的及解決其技術(shù)問(wèn)題是采用以下技術(shù)方案來(lái)實(shí)現(xiàn)的。依據(jù)本發(fā)明提出 的一種微電子裝置的制造方法，其包括提供一基底，具有一 CMOS電路區(qū)與一微機(jī)電區(qū)；在 該基底的該CMOS電路區(qū)內(nèi)形成至少一半導(dǎo)體元件；在該基底上形成至少一第一金屬層、多 個(gè)第一接觸窗與至少一第一氧化層，其中該至少一第一金屬層與該至少一第一氧化層交錯(cuò) 層疊，而該些第一接觸窗位于該至少一第一氧化層內(nèi)，并連接至該至少一第一金屬層；在該 至少一第一氧化層位于該微機(jī)電區(qū)的部分上形成一第一保護(hù)層；在該至少一第一氧化層及 該第一保護(hù)層上形成多層第二金屬層、多個(gè)第二接觸窗與多層第二氧化層，其中該些第二 金屬層與該些第二氧化層交錯(cuò)層疊，而該些第二接觸窗位于該些第二氧化層內(nèi)，并連接至 相對(duì)應(yīng)的該些第二金屬層，且位于該微機(jī)電區(qū)上的部分該些第二金屬層、部分該些第二接 觸窗及部分該些第二氧化層構(gòu)成一微機(jī)電結(jié)構(gòu)，而該些第二金屬層、該些第二接觸窗及該 些第二氧化層位于該CMOS電路區(qū)上的部分與該至少一第一金屬層、該些第一接觸窗與該 至少一第一氧化層位于該CMOS電路區(qū)上的部分構(gòu)成一內(nèi)連線(xiàn)結(jié)構(gòu)；在該內(nèi)連線(xiàn)結(jié)構(gòu)上形 成一第二保護(hù)層，以覆蓋住該內(nèi)連線(xiàn)結(jié)構(gòu)；以及移除該微機(jī)電區(qū)上的部分該些第二氧化層， 以使該微機(jī)電結(jié)構(gòu)部份地懸于該基底上方，而構(gòu)成一微機(jī)電元件。本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。前述的微電子裝置的制造方法，其中在移除該微機(jī)電區(qū)內(nèi)的該些第二氧化層后， 更包括移除該第二保護(hù)層。前述的微電子裝置的制造方法，其中所述的第二保護(hù)層的材質(zhì)包括非晶硅，移除 該第二保護(hù)層的方法包括采用氟化氙氣體蝕刻。前述的微電子裝置的制造方法，其中在移除該第二保護(hù)層的步驟中，更包括同時(shí) 移除該第一保護(hù)層。前述的微電子裝置的制造方法，其中移除該微機(jī)電區(qū)內(nèi)的部分該些第二氧化層的 方法包括使用氫氟酸蒸氣蝕刻。前述的微電子裝置的制造方法，其中所述的第一氧化層摻有磷離子，且在移除該 第二保護(hù)層后，該第一保護(hù)層仍覆蓋于該第一氧化層位于該微機(jī)電區(qū)的部分上。本發(fā)明的目的及解決其技術(shù)問(wèn)題還采用以下技術(shù)方案來(lái)實(shí)現(xiàn)。依據(jù)本發(fā)明提出的 一種微電子裝置的制造方法，其包括提供一基底，具有一 CMOS電路區(qū)與一微機(jī)電區(qū)；在該 基底的該CMOS電路區(qū)內(nèi)形成至少一半導(dǎo)體元件；在該基底上形成多層金屬層、多個(gè)接觸窗 與多層第一氧化層，其中該些金屬層與該些氧化層交錯(cuò)層疊，而該些接觸窗位于該些氧化 層內(nèi)，并連接至相對(duì)應(yīng)的該些金屬層，以在該CMOS電路區(qū)上構(gòu)成一內(nèi)連線(xiàn)結(jié)構(gòu)，而位于該 微機(jī)電區(qū)上的部分該些金屬層、部分該些接觸窗及部分該些氧化層構(gòu)成一微機(jī)電結(jié)構(gòu)，且 位于該微機(jī)電結(jié)構(gòu)上方的該金屬層具有多個(gè)第一開(kāi)口 ；在該內(nèi)連線(xiàn)結(jié)構(gòu)上形成一保護(hù)層， 以覆蓋住該內(nèi)連線(xiàn)結(jié)構(gòu)；在該微機(jī)電區(qū)上方形成一遮罩層，該遮罩層具有多個(gè)第二開(kāi)口，且 該些第二開(kāi)口與該些第一開(kāi)口交錯(cuò)分布；以該些第一開(kāi)口與該些第二開(kāi)口為蝕刻通道移除 該微機(jī)電區(qū)上的部分該些氧化層，以使該微機(jī)電結(jié)構(gòu)部份地懸于該基底上方，而構(gòu)成一微 機(jī)電元件；以及形成一封裝層覆蓋于該保護(hù)層及該遮罩層上，其中該封裝層填入該些第二開(kāi)口內(nèi)而將該微機(jī)電元件密封于該些金屬層之間。本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。前述的微電子裝置的制造方法，其中所述的遮罩層與該保護(hù)層在同一工藝中形 成。前述的微電子裝置的制造方法，其中更包括移除該封裝層位于該內(nèi)連線(xiàn)結(jié)構(gòu)上的 部分以及該保護(hù)層。前述的微電子裝置的制造方法，其中所述的半導(dǎo)體元件包括一光感測(cè)器，且在移 除該封裝層位于該內(nèi)連線(xiàn)結(jié)構(gòu)上的部分以及該保護(hù)層之后，更包括在該光感測(cè)器上方的該 內(nèi)連線(xiàn)結(jié)構(gòu)上形成一微透鏡。前述的微電子裝置的制造方法，其中所述的封裝層與該保護(hù)層的材質(zhì)包括非晶 硅，且移除該封裝層與該保護(hù)層的方法包括采用氟化氙氣體蝕刻。前述的微電子裝置的制造方法，其中所述的移除該微機(jī)電區(qū)內(nèi)的部分該些氧化層 的方法包括使用氫氟酸蒸氣蝕刻。本發(fā)明的目的及解決其技術(shù)問(wèn)題另外再采用以下技術(shù)方案來(lái)實(shí)現(xiàn)。依據(jù)本發(fā)明提 出的一種微電子裝置，其包括一基底，具有一 CMOS電路區(qū)與一微機(jī)電區(qū)；至少一半導(dǎo)體元 件，配置于該基底的該CMOS電路區(qū)內(nèi)；一抗金屬離子層，配置于該基底的該CMOS電路區(qū)上 而覆蓋該半導(dǎo)體元件；一非摻雜氧化層，配置于該基底的該微機(jī)電區(qū)上；以及一微機(jī)電結(jié) 構(gòu)，部分地懸于該非摻雜氧化層上方。本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。前述的微電子裝置，其更包括一內(nèi)連線(xiàn)結(jié)構(gòu)，配置于該抗金屬離子層上。前述的微電子裝置，其中所述的抗金屬離子層為摻磷的硅氧化層。本發(fā)明的目的及解決其技術(shù)問(wèn)題另外還采用以下技術(shù)方案來(lái)實(shí)現(xiàn)。依據(jù)本發(fā)明提 出的一種微機(jī)電封裝結(jié)構(gòu)，其包括一基底；一微機(jī)電結(jié)構(gòu)，部分地懸于該基底上方；一金 屬層，配置于該微機(jī)電結(jié)構(gòu)上方，并具有多個(gè)第一開(kāi)口 ；一遮罩層，配置于該金屬層上方，并 具有多個(gè)第二開(kāi)口，其中該些第二開(kāi)口與該些第一開(kāi)口交錯(cuò)分布；以及一封裝層，配置于該 遮罩層上，并填入該些第二開(kāi)口而連接至該金屬層。本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。前述的微機(jī)電封裝結(jié)構(gòu)，其中所述的遮罩層與該封裝層的材質(zhì)包括金屬材料或非晶娃。前述的微機(jī)電封裝結(jié)構(gòu)，其中所述的遮罩層與該封裝層的材質(zhì)包括鋁。本發(fā)明的目的及解決其技術(shù)問(wèn)題另外還可采用以下技術(shù)方案來(lái)實(shí)現(xiàn)。依據(jù)本發(fā)明 提出的一種微機(jī)電結(jié)構(gòu)的封裝方法，其包括提供一基底；在該基底上形成多層金屬層、多 個(gè)接觸窗與多層氧化層，以構(gòu)成一微機(jī)電結(jié)構(gòu)，其中位于該微機(jī)電結(jié)構(gòu)上方的該金屬層具 有多個(gè)第一開(kāi)口 ；在該金屬層上形成一遮罩層，其中該遮罩層具有多個(gè)第二開(kāi)口，且該些第 二開(kāi)口與該些第一開(kāi)口交錯(cuò)分布；以該些第一開(kāi)口與該些第二開(kāi)口為蝕刻通道移除部分的 該些氧化層，以使該微機(jī)電結(jié)構(gòu)部分地懸于該基底上方；以及在該遮罩層上形成一封裝層， 以填入該些第二開(kāi)口內(nèi)而將該微機(jī)電結(jié)構(gòu)密封于該些金屬層之間。本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。前述的微機(jī)電結(jié)構(gòu)的封裝方法，其中所述的移除部分的該些氧化層的方法包括采用氫氟酸蒸氣蝕刻。本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。由以上可知，為達(dá)到上述目 的，本發(fā)明提供了一種微電子裝置的制造方法，其先提供具有CMOS電路區(qū)與微機(jī)電區(qū)的基 底，接著在基底的CMOS電路區(qū)內(nèi)形成半導(dǎo)體元件。再接著，在基底上形成至少一層第一金 屬層、多個(gè)第一接觸窗與至少一層第一氧化層。其中，第一金屬層與第一氧化層交錯(cuò)層疊， 而這些第一接觸窗位于第一氧化層內(nèi)，并連接至第一金屬層。然后，在第一氧化層位于微機(jī) 電區(qū)的部分上形成第一保護(hù)層。接續(xù)，在第一氧化層及第一保護(hù)層上形成多層第二金屬層、 多個(gè)第二接觸窗與多層第二氧化層，以于微機(jī)電區(qū)上構(gòu)成微機(jī)電結(jié)構(gòu)，并于CMOS電路區(qū)上 構(gòu)成內(nèi)連線(xiàn)結(jié)構(gòu)。其中，這些第二金屬層與這些第二氧化層交錯(cuò)層疊，而這些第二接觸窗位 于這些第二氧化層內(nèi)，并連接至相對(duì)應(yīng)的第二金屬層。然后，在內(nèi)連線(xiàn)結(jié)構(gòu)上形成第二保護(hù) 層，以覆蓋住內(nèi)連線(xiàn)結(jié)構(gòu)。最后，移除微機(jī)電區(qū)上的部分第二氧化層，以使微機(jī)電結(jié)構(gòu)部份 地懸于基底上方。本發(fā)明還提供一種微電子裝置的制造方法，其先提供具有CMOS電路區(qū)與微機(jī)電 區(qū)的基底，接著在基底的CMOS電路區(qū)內(nèi)形成半導(dǎo)體元件。再接著，在基底上形成多層金屬 層、多個(gè)接觸窗與多層氧化層。其中，這些金屬層與這些氧化層交錯(cuò)層疊，而這些接觸窗位 于這些氧化層內(nèi)，并連接至相對(duì)應(yīng)的金屬層，以在CMOS電路區(qū)上構(gòu)成內(nèi)連線(xiàn)結(jié)構(gòu)。而且，位 在微機(jī)電區(qū)上的部分金屬層、部分接觸窗及部分氧化層構(gòu)成微機(jī)電結(jié)構(gòu)。其中，位于微機(jī)電 結(jié)構(gòu)上方的金屬層具有多個(gè)第一開(kāi)口。承上述，在內(nèi)連線(xiàn)結(jié)構(gòu)上形成保護(hù)層，以覆蓋住內(nèi)連線(xiàn)結(jié)構(gòu)。接續(xù)，在微機(jī)電區(qū)上 方形成具有多個(gè)第二開(kāi)口的遮罩層，且這些第二開(kāi)口與上述第一開(kāi)口交錯(cuò)分布。再來(lái)，以這 些第一開(kāi)口與這些第二開(kāi)口為蝕刻通道移除微機(jī)電區(qū)上的部分第二氧化層，以使微機(jī)電結(jié) 構(gòu)部份地懸于基底上方。最后，形成封裝層覆蓋于保護(hù)層及遮罩層上。其中，封裝層填入這 些第二開(kāi)口內(nèi)而將微機(jī)電元件密封于這些金屬層之間。本發(fā)明尚提供一種微電子裝置，其包括基底、半導(dǎo)體元件、抗金屬離子層、非摻雜 氧化層以及微機(jī)電結(jié)構(gòu)。其中，基底具有CMOS電路區(qū)與微機(jī)電區(qū)，半導(dǎo)體元件則是配置于 基底的CMOS電路區(qū)內(nèi)?？菇饘匐x子層配置于基底的CMOS電路區(qū)上而覆蓋半導(dǎo)體元件，非 摻雜氧化層配置于基底的微機(jī)電區(qū)上。微機(jī)電結(jié)構(gòu)則是部份地懸于非摻雜氧化層上方。本發(fā)明還提出一種微機(jī)電封裝結(jié)構(gòu)，包括基底、微機(jī)電結(jié)構(gòu)、金屬層、遮罩層及封 裝層。其中，微機(jī)電結(jié)構(gòu)部分地懸于基底上方，金屬層配置于微機(jī)電結(jié)構(gòu)上方，并具有多個(gè) 第一開(kāi)口。遮罩層配置于金屬層上方，并具有多個(gè)第二開(kāi)口，其中這些第二開(kāi)口與這些第一 開(kāi)口交錯(cuò)分布。封裝層配置于遮罩層上，并填入這些第二開(kāi)口而連接至金屬層。本發(fā)明還提出一種微機(jī)電結(jié)構(gòu)的封裝方法，其先提供基底，接著在基底上形成多 層金屬層、多個(gè)接觸窗與多層氧化層，以構(gòu)成微機(jī)電結(jié)構(gòu)。其中，位于微機(jī)電結(jié)構(gòu)上方的金 屬層具有多個(gè)第一開(kāi)口。再接著，在金屬層上形成具有多個(gè)第二開(kāi)口的遮罩層，其中這些第 二開(kāi)口與第一開(kāi)口交錯(cuò)分布。然后，以這些第一開(kāi)口與第二開(kāi)口為蝕刻通道，移除部分的氧 化層，以使微機(jī)電結(jié)構(gòu)部分地懸于基底上方。最后，在遮罩層上形成封裝層，以填入這些第 二開(kāi)口內(nèi)而將微機(jī)電結(jié)構(gòu)密封在這些金屬層之間。借由上述技術(shù)方案，本發(fā)明微電子裝置及制造方法、微機(jī)電封裝結(jié)構(gòu)及封裝方法 至少具有下列優(yōu)點(diǎn)及有益效果本發(fā)明利用CMOS工藝來(lái)制作微機(jī)電元件，因而可將微機(jī)電
8元件與CMOS電路的制作整合至同一晶片上。此外，本發(fā)明還可以利用CMOS工藝完成微機(jī) 電結(jié)構(gòu)的封裝，以簡(jiǎn)化微電子裝置的整體工藝，進(jìn)而降低微電子裝置的生產(chǎn)成本。另一方 面，本發(fā)明的微電子裝置與微電子裝置的制造方法可解決現(xiàn)有習(xí)知微電子裝置中磷離子導(dǎo) 致微機(jī)電元件發(fā)生沾黏現(xiàn)象的問(wèn)題，進(jìn)而改善微電子裝置的工作性能。綜上所述，本發(fā)明是有關(guān)于一種微電子裝置及制造方法、微機(jī)電封裝結(jié)構(gòu)及封裝 方法，其中該微電子裝置的制造方法，其先在基底的CMOS電路區(qū)內(nèi)形成半導(dǎo)體元件，接著 在基底上形成多層金屬層、多個(gè)接觸窗、多層氧化層與第一保護(hù)層，其中第一保護(hù)層位于至 少一層氧化層上，且這些金屬層與氧化層交錯(cuò)層疊，而接觸窗形成于氧化層內(nèi)，并連接至對(duì) 應(yīng)的金屬層，以于基底的微機(jī)電區(qū)上構(gòu)成微機(jī)電結(jié)構(gòu)，并于CMOS電路區(qū)上構(gòu)成內(nèi)連線(xiàn)結(jié) 構(gòu)。然后，在內(nèi)連線(xiàn)結(jié)構(gòu)上形成第二保護(hù)層。之后，移除微機(jī)電區(qū)上的部分氧化層，以使微 機(jī)電結(jié)構(gòu)部份地懸于基底上方。由于CMOS電路與微機(jī)電元件可整合至同一工藝中完成，因 此可降低微電子裝置的生產(chǎn)成本。另外，本發(fā)明還提供一種微電子裝置與微機(jī)電封裝結(jié)構(gòu) 及其封裝方法。本發(fā)明在技術(shù)上有顯著的進(jìn)步，并具有明顯的積極效果，誠(chéng)為一新穎、進(jìn)步、實(shí)用 的新設(shè)計(jì)。上述說(shuō)明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段， 而可依照說(shuō)明書(shū)的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能夠 更明顯易懂，以下特舉較佳實(shí)施例，并配合附圖，詳細(xì)說(shuō)明如下。


圖IA至圖IE是本發(fā)明的一實(shí)施例中微電子裝置在制造流程中的剖面示意圖。圖2是本發(fā)明另一實(shí)施例微電子裝置的部分剖面示意圖。圖3是本發(fā)明另一實(shí)施例中微電子裝置的部分剖面示意圖。圖4A至圖4C是本發(fā)明另一實(shí)施例中微電子裝置在制造流程中的剖面示意圖。圖5是本發(fā)明另一實(shí)施例中微電子裝置的部分剖面示意圖。10,20 微電子裝置11 基底111 淺溝渠絕緣結(jié)構(gòu)112:CM0S 電路區(qū)114:微機(jī)電區(qū)12 半導(dǎo)體元件13、13a:金屬層130 遮罩層132:第一開(kāi)口134:第二開(kāi)口14、14a:接觸窗15、15a:氧化層151 非摻雜的氧化層152 抗金屬離子層
16:內(nèi)連線(xiàn)結(jié)構(gòu)17 微機(jī)電結(jié)構(gòu)18、180、181 保護(hù)層19 封裝層193 微透鏡195:濾光元件
具體實(shí)施例方式為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合 附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的微電子裝置及制造方法、微機(jī)電封裝結(jié)構(gòu)及封裝 方法其具體實(shí)施方式
、結(jié)構(gòu)、制造方法、步驟、特征及其功效，詳細(xì)說(shuō)明如后。有關(guān)本發(fā)明的前述及其他技術(shù)內(nèi)容、特點(diǎn)及功效，在以下配合參考圖式的較佳實(shí) 施例的詳細(xì)說(shuō)明中將可清楚的呈現(xiàn)。為了方便說(shuō)明，在以下的實(shí)施例中，相同的元件以相同 的編號(hào)表示。圖IA至圖IE繪示本發(fā)明的一實(shí)施例中微電子裝置在制造流程中的剖面示意圖。 請(qǐng)參閱圖1A，首先先提供具有CMOS電路區(qū)112與微機(jī)電區(qū)114的基底11，其中基底11可 以是硅基底或絕緣層上硅(silicon on insulator, SOI)基底。接著，在基底11的CMOS電 路區(qū)112內(nèi)形成至少一半導(dǎo)體元件12。詳細(xì)來(lái)說(shuō)，當(dāng)CMOS電路區(qū)112內(nèi)形成有多個(gè)半導(dǎo) 體元件12時(shí)，各半導(dǎo)體元件12以淺溝渠絕緣結(jié)構(gòu)(shallow trench insulation, STI) 111 相隔于彼此。然后，請(qǐng)參閱圖1B，在基底11上形成至少一層氧化層15與至少一層金屬層13，并 在氧化層15中形成多個(gè)接觸窗14之后，接著即在微機(jī)電區(qū)114上的氧化層15上形成保護(hù) 層180。其中，保護(hù)層180的材質(zhì)可以是非晶硅或碳化硅。詳細(xì)來(lái)說(shuō)，本實(shí)施例先在基底11上形成氧化層15，接著蝕刻部分的氧化層15，以 形成貫穿氧化層15的孔洞(圖未標(biāo))。再接著，將導(dǎo)體材料填在這些孔洞內(nèi)，以形成接觸窗 14，然后，在氧化層15上形成與這些接觸窗14電性連接的金屬層13。具體來(lái)說(shuō)，金屬層13 的材質(zhì)可為鋁，接觸窗14的材質(zhì)可為鎢，而氧化層15的材質(zhì)可為氧化硅或其他氧化物。請(qǐng)參閱圖1C，在保護(hù)層180及氧化層15上形成多層金屬層13a、多個(gè)接觸窗14a與 多層氧化層15a。其中，金屬層13a與氧化層15a交錯(cuò)層疊，而接觸窗14a位于氧化層15a 內(nèi)，并連接至對(duì)應(yīng)的金屬層13a。這些金屬層13a、接觸窗14a與氧化層15a位于CMOS電路 區(qū)112上的部分與金屬層13、接觸窗14與氧化層15位于CMOS電路區(qū)112上的部分構(gòu)成內(nèi) 連線(xiàn)結(jié)構(gòu)16，而位于微機(jī)電區(qū)114上的部分金屬層13a、部分接觸窗14a與部分氧化層15a 構(gòu)成微機(jī)電結(jié)構(gòu)17。承上所述，這些金屬層13a、接觸窗14a與氧化層15a的形成方法例如是重復(fù)執(zhí)行 與金屬層13、接觸窗14及氧化層15的工藝相同的步驟，此處不再贅述。而金屬層13a、接 觸窗14a與氧化層15a的材質(zhì)分別與金屬層13、接觸窗14及氧化層15的材質(zhì)相同或相似。請(qǐng)參閱圖1D，在形成金屬層13a、接觸窗14a與氧化層15a后，接續(xù)即是在內(nèi)連線(xiàn) 結(jié)構(gòu)16上形成保護(hù)層18，以覆蓋住內(nèi)連線(xiàn)結(jié)構(gòu)16。其中，保護(hù)層18的材質(zhì)可包括非晶硅 或碳化硅。
請(qǐng)參閱圖1E，在保護(hù)層18的保護(hù)下，移除微機(jī)電區(qū)114上的部分氧化層15a，以使 微機(jī)電結(jié)構(gòu)17部份地懸于基底11的上方，從而完成微電子裝置10的微機(jī)電元件(圖未 示)的制作。詳細(xì)來(lái)說(shuō)，微機(jī)電區(qū)114上的部分氧化層15a通過(guò)蝕刻方式移除，其例如是使 用氫氟酸蒸氣來(lái)蝕刻部分的氧化層15a。特別的是，由于氧化層15上形成有保護(hù)層180，因此在完成微機(jī)電區(qū)114上的部分 氧化層15a的蝕刻工藝后，微機(jī)電區(qū)114上的氧化層15仍留于基底11上而未被蝕刻掉。請(qǐng)參閱圖2，當(dāng)形成于CMOS電路區(qū)112的半導(dǎo)體元件12為光感測(cè)器(photo sensor)時(shí)，為使光線(xiàn)可由外界穿透內(nèi)連線(xiàn)結(jié)構(gòu)16而射入半導(dǎo)體元件12中，本實(shí)施例的微 電子裝置的制造方法還可在移除微機(jī)電區(qū)114內(nèi)的氧化層15a后，將保護(hù)層18移除。值得一提的是，移除保護(hù)層18的方法主要依照保護(hù)層18所使用的材質(zhì)而定。具 體來(lái)說(shuō)，當(dāng)保護(hù)層18的材質(zhì)為非晶硅時(shí)，即可采用氟化氙氣體來(lái)蝕刻保護(hù)層18。而且，本實(shí)施例的保護(hù)層180的材質(zhì)例如是與保護(hù)層18的材質(zhì)相同，以便于在移 除保護(hù)層18的同時(shí)，一并將保護(hù)層180移除。值得一提的是，當(dāng)保護(hù)層180與保護(hù)層18的 材質(zhì)均為非晶硅時(shí)，則在保護(hù)層18與保護(hù)層180的蝕刻過(guò)程中，可藉由位于保護(hù)層180下 方的氧化層15作為蝕刻終止層(etching stop layer)，以避免用以蝕刻保護(hù)層180與保護(hù) 層18的氟化氙氣體蝕刻至基底11。需要注意的是，若氧化層15為摻有磷離子的氧化層，則可利用遮罩來(lái)進(jìn)行保護(hù)層 18的蝕刻工藝，以令保護(hù)層180在蝕刻工藝后仍可保留于基底11上，用以阻擋氧化層15中 的磷離子擴(kuò)散至氧化層15外，進(jìn)而避免對(duì)微機(jī)電結(jié)構(gòu)17造成沾黏(stiction)的問(wèn)題。此外，若半導(dǎo)體元件12為非感光元件，則形成保護(hù)層180的工藝中，也可以令保護(hù) 層180同時(shí)覆蓋在微機(jī)電區(qū)114與CMOS電路區(qū)112上，如圖3所示。通過(guò)上述微電子裝置的制造方法，CMOS電路與微機(jī)電元件可整合制作在同一晶片 上，以簡(jiǎn)化微電子裝置的后續(xù)工藝，進(jìn)而降低微電子裝置的生產(chǎn)成本。特別的是，本發(fā)明還可以利用CMOS工藝完成微機(jī)電元件的封裝。以下將舉實(shí)施例 說(shuō)明。請(qǐng)參閱圖4A，當(dāng)微機(jī)電結(jié)構(gòu)17僅是由形成于基底11上的部份金屬層13、接觸窗 14與氧化層15所構(gòu)成，且位于微機(jī)電結(jié)構(gòu)17上方的金屬層13具有多個(gè)第一開(kāi)口 132，則 可在微機(jī)電區(qū)114上方形成具有多個(gè)第二開(kāi)口 134的遮罩層130。以本實(shí)施例來(lái)說(shuō)，保護(hù)層 18與遮罩層130以同一工藝所形成的相同膜層。如此一來(lái)，在移除微機(jī)電區(qū)114上的部分 氧化層15的過(guò)程中，可以第二開(kāi)口 134與第一開(kāi)口 132為蝕刻通道來(lái)移除氧化層15。其 中，這些第二開(kāi)口 134與金屬層13的第一開(kāi)口 132交錯(cuò)分布。更特別的是，本發(fā)明還可以一并藉由CMOS工藝來(lái)完成微機(jī)電結(jié)構(gòu)的封裝。請(qǐng)參閱 圖4B，在移除微機(jī)電區(qū)114上的部分氧化層15后，還可在保護(hù)層18與遮罩層130的上方 形成封裝層19。其中，封裝層19填入第二開(kāi)口 134內(nèi)而將微機(jī)電元件密封于金屬層13之 間，以避免外界的水氣或微粒子損壞微機(jī)電元件。特別的是，封裝層19的材質(zhì)可以是二氧化硅、鋁、鎢、非晶硅或碳化硅。保護(hù)層18 的材質(zhì)可以是非晶硅或碳化硅。遮罩層130的材質(zhì)則可為鋁、非晶硅或碳化硅。此外，為使外界光線(xiàn)可穿透內(nèi)連線(xiàn)結(jié)構(gòu)16，在形成封裝層19之后，還可以將內(nèi)連 線(xiàn)結(jié)構(gòu)16上方的保護(hù)層18以及封裝層19位于CMOS電路區(qū)112上的部分移除，并且在內(nèi)連線(xiàn)結(jié)構(gòu)13上形成對(duì)應(yīng)至半導(dǎo)體元件12的微透鏡193，以制成微電子裝置20，如圖4C所 示。其中，移除部分保護(hù)層18與封裝層19的方法如前文所述，視保護(hù)層18與封裝層19的 材質(zhì)而定，此處不再贅述。值得一提的是，為使微電子裝置20可提供彩色光源，本實(shí)施例例如是在形成微透 鏡193之前，先在內(nèi)連線(xiàn)結(jié)構(gòu)13上形成對(duì)應(yīng)至半導(dǎo)體元件12的濾光元件195，再將微透鏡 193形成于濾光元件195上。由上述可知，本實(shí)施例在形成CMOS電路與微機(jī)電元件的工藝中，同時(shí)完成微機(jī)電 結(jié)構(gòu)的封裝，以節(jié)省工藝成本。但熟習(xí)此技藝者應(yīng)該知道，前文所揭露的微機(jī)電結(jié)構(gòu)17的 封裝方法及結(jié)構(gòu)，亦可單獨(dú)用于微機(jī)電元件的工藝中，本發(fā)明并未將其限定于與CMOS電路 同時(shí)完成。圖5繪示本發(fā)明的一實(shí)施例中微電子裝置的部分剖面示意圖。請(qǐng)參照?qǐng)D5，微電子 裝置500包括基底11、半導(dǎo)體元件12、抗金屬離子層152、非摻雜的氧化層151以及微機(jī)電 結(jié)構(gòu)17。其中，抗金屬離子層152配置于基底11的CMOS電路區(qū)112上，并覆蓋住半導(dǎo)體元 件12，以防止在基底11上進(jìn)行金屬膜層的成膜工藝中，金屬離子擴(kuò)散至基底11內(nèi)而損壞半 導(dǎo)體元件12及CMOS電路(圖未標(biāo))。詳細(xì)來(lái)說(shuō)，抗金屬離子層152的材質(zhì)可以是磷硅玻璃 (phosphor silicate glass，PSG)0然而，由于磷離子易導(dǎo)致微機(jī)電結(jié)構(gòu)17發(fā)生沾黏(stiction)的問(wèn)題，因此本實(shí)施 例在基底11的微機(jī)電區(qū)114上配置非摻雜的氧化層151，然后再進(jìn)行其他后續(xù)工藝，以在抗 金屬離子層152上形成內(nèi)連線(xiàn)結(jié)構(gòu)16，并在非摻雜的氧化層151上方形成部分懸浮的微機(jī) 電結(jié)構(gòu)17。其中，微機(jī)電結(jié)構(gòu)17與內(nèi)連線(xiàn)結(jié)構(gòu)16的詳細(xì)工藝如前文所述，此處不再贅述。由上述可知，由于本實(shí)施例的微機(jī)電結(jié)構(gòu)17部分地懸于非摻雜的氧化層151上 方，因此可避免發(fā)生沾黏現(xiàn)象，進(jìn)而可具有良好的工作性能。綜上所述，本發(fā)明的微電子裝置的制造方法可將CMOS電路與微機(jī)電元件整合制 作于同一晶片上，以簡(jiǎn)化微電子裝置的后續(xù)工藝。此外，本發(fā)明還可以利用CMOS工藝完成 微機(jī)電結(jié)構(gòu)的封裝，以減少微電子裝置的封裝工藝步驟，進(jìn)而降低微電子裝置的生產(chǎn)成本。另一方面，本發(fā)明的微電子裝置與微電子裝置的制造方法可解決現(xiàn)有習(xí)知微電子 裝置中磷離子導(dǎo)致微機(jī)電元件發(fā)生沾黏現(xiàn)象的問(wèn)題，進(jìn)而改善微電子裝置的工作性能。雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技 藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍 當(dāng)視后附的申請(qǐng)專(zhuān)利范圍所界定者為準(zhǔn)。以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制，雖 然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專(zhuān)業(yè)的技術(shù)人 員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的方法及技術(shù)內(nèi)容作出些許的更 動(dòng)或修飾為等同變化的等效實(shí)施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的 技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案 的范圍內(nèi)。
權(quán)利要求
1.一種微電子裝置的制造方法，其特征在于其包括 提供一基底，具有一 CMOS電路區(qū)與一微機(jī)電區(qū)； 在該基底的該CMOS電路區(qū)內(nèi)形成至少一半導(dǎo)體元件；在該基底上形成至少一第一金屬層、多個(gè)第一接觸窗與至少一第一氧化層，其中該至 少一第一金屬層與該至少一第一氧化層交錯(cuò)層疊，而該些第一接觸窗位于該至少一第一氧 化層內(nèi)，并連接至該至少一第一金屬層；在該至少一第一氧化層位于該微機(jī)電區(qū)的部分上形成一第一保護(hù)層； 在該至少一第一氧化層及該第一保護(hù)層上形成多層第二金屬層、多個(gè)第二接觸窗與多 層第二氧化層，其中該些第二金屬層與該些第二氧化層交錯(cuò)層疊，而該些第二接觸窗位于 該些第二氧化層內(nèi)，并連接至相對(duì)應(yīng)的該些第二金屬層，且位于該微機(jī)電區(qū)上的部分該些 第二金屬層、部分該些第二接觸窗及部分該些第二氧化層構(gòu)成一微機(jī)電結(jié)構(gòu)，而該些第二 金屬層、該些第二接觸窗及該些第二氧化層位于該CMOS電路區(qū)上的部分與該至少一第一 金屬層、該些第一接觸窗與該至少一第一氧化層位于該CMOS電路區(qū)上的部分構(gòu)成一內(nèi)連 線(xiàn)結(jié)構(gòu)；在該內(nèi)連線(xiàn)結(jié)構(gòu)上形成一第二保護(hù)層，以覆蓋住該內(nèi)連線(xiàn)結(jié)構(gòu)；以及 移除該微機(jī)電區(qū)上的部分該些第二氧化層，以使該微機(jī)電結(jié)構(gòu)部份地懸于該基底上 方，而構(gòu)成一微機(jī)電元件。
2.根據(jù)權(quán)利要求1所述的微電子裝置的制造方法，其特征在于其中在移除該微機(jī)電區(qū) 內(nèi)的該些第二氧化層后，更包括移除該第二保護(hù)層。
3.根據(jù)權(quán)利要求2所述的微電子裝置的制造方法，其特征在于其中所述的第二保護(hù)層 的材質(zhì)包括非晶硅，移除該第二保護(hù)層的方法包括采用氟化氙氣體蝕刻。
4.根據(jù)權(quán)利要求2所述的微電子裝置的制造方法，其特征在于其中在移除該第二保護(hù) 層的步驟中，更包括同時(shí)移除該第一保護(hù)層。
5.根據(jù)權(quán)利要求1所述的微電子裝置的制造方法，其特征在于其中移除該微機(jī)電區(qū)內(nèi) 的部分該些第二氧化層的方法包括使用氫氟酸蒸氣蝕刻。
6.根據(jù)權(quán)利要求1所述的微電子裝置的制造方法，其特征在于其中所述的第一氧化層 摻有磷離子，且在移除該第二保護(hù)層后，該第一保護(hù)層仍覆蓋于該第一氧化層位于該微機(jī) 電區(qū)的部分上。
7.一種微電子裝置的制造方法，其特征在于其包括 提供一基底，具有一 CMOS電路區(qū)與一微機(jī)電區(qū)； 在該基底的該CMOS電路區(qū)內(nèi)形成至少一半導(dǎo)體元件；在該基底上形成多層金屬層、多個(gè)接觸窗與多層第一氧化層，其中該些金屬層與該些 氧化層交錯(cuò)層疊，而該些接觸窗位于該些氧化層內(nèi)，并連接至相對(duì)應(yīng)的該些金屬層，以在該 CMOS電路區(qū)上構(gòu)成一內(nèi)連線(xiàn)結(jié)構(gòu)，而位于該微機(jī)電區(qū)上的部分該些金屬層、部分該些接觸 窗及部分該些氧化層構(gòu)成一微機(jī)電結(jié)構(gòu)，且位于該微機(jī)電結(jié)構(gòu)上方的該金屬層具有多個(gè)第 一開(kāi)口 ；在該內(nèi)連線(xiàn)結(jié)構(gòu)上形成一保護(hù)層，以覆蓋住該內(nèi)連線(xiàn)結(jié)構(gòu)；在該微機(jī)電區(qū)上方形成一遮罩層，該遮罩層具有多個(gè)第二開(kāi)口，且該些第二開(kāi)口與該 些第一開(kāi)口交錯(cuò)分布；以該些第一開(kāi)口與該些第二開(kāi)口為蝕刻通道移除該微機(jī)電區(qū)上的部分該些氧化層，以 使該微機(jī)電結(jié)構(gòu)部份地懸于該基底上方，而構(gòu)成一微機(jī)電元件；以及形成一封裝層覆蓋于該保護(hù)層及該遮罩層上，其中該封裝層填入該些第二開(kāi)口內(nèi)而將 該微機(jī)電元件密封于該些金屬層之間。
8.根據(jù)權(quán)利要求7所述的微電子裝置的制造方法，其特征在于其中所述的遮罩層與該 保護(hù)層在同一工藝中形成。
9.根據(jù)權(quán)利要求7所述的微電子裝置的制造方法，其特征在于其中更包括移除該封裝 層位于該內(nèi)連線(xiàn)結(jié)構(gòu)上的部分以及該保護(hù)層。
10.根據(jù)權(quán)利要求9所述的微電子裝置的制造方法，其特征在于其中所述的半導(dǎo)體元 件包括一光感測(cè)器，且在移除該封裝層位于該內(nèi)連線(xiàn)結(jié)構(gòu)上的部分以及該保護(hù)層之后，更 包括在該光感測(cè)器上方的該內(nèi)連線(xiàn)結(jié)構(gòu)上形成一微透鏡。
11.根據(jù)權(quán)利要求9所述的微電子裝置的制造方法，其特征在于其中所述的封裝層與 該保護(hù)層的材質(zhì)包括非晶硅，且移除該封裝層與該保護(hù)層的方法包括采用氟化氙氣體蝕 刻。
12.根據(jù)權(quán)利要求7所述的微電子裝置的制造方法，其特征在于其中所述的移除該微 機(jī)電區(qū)內(nèi)的部分該些氧化層的方法包括使用氫氟酸蒸氣蝕刻。
13.—種微電子裝置，其特征在于其包括 一基底，具有一 CMOS電路區(qū)與一微機(jī)電區(qū)；至少一半導(dǎo)體元件，配置于該基底的該CMOS電路區(qū)內(nèi)； 一抗金屬離子層，配置于該基底的該CMOS電路區(qū)上而覆蓋該半導(dǎo)體元件； 一非摻雜氧化層，配置于該基底的該微機(jī)電區(qū)上；以及 一微機(jī)電結(jié)構(gòu)，部分地懸于該非摻雜氧化層上方。
14.根據(jù)權(quán)利要求13所述的微電子裝置，其特征在于其更包括一內(nèi)連線(xiàn)結(jié)構(gòu)，配置于 該抗金屬離子層上。
15.根據(jù)權(quán)利要求13所述的微電子裝置，其特征在于其中所述的抗金屬離子層為摻磷 的硅氧化層。
16.一種微機(jī)電封裝結(jié)構(gòu)，其特征在于其包括 一基底；一微機(jī)電結(jié)構(gòu)，部分地懸于該基底上方；一金屬層，配置于該微機(jī)電結(jié)構(gòu)上方，并具有多個(gè)第一開(kāi)口 ；一遮罩層，配置于該金屬層上方，并具有多個(gè)第二開(kāi)口，其中該些第二開(kāi)口與該些第一 開(kāi)口交錯(cuò)分布；以及一封裝層，配置于該遮罩層上，并填入該些第二開(kāi)口而連接至該金屬層。
17.根據(jù)權(quán)利要求16所述的微機(jī)電封裝結(jié)構(gòu)，其特征在于其中所述的遮罩層與該封裝 層的材質(zhì)包括金屬材料或非晶硅。
18.根據(jù)權(quán)利要求17所述的微機(jī)電封裝結(jié)構(gòu)，其特征在于其中所述的遮罩層與該封裝 層的材質(zhì)包括鋁。
19.一種微機(jī)電結(jié)構(gòu)的封裝方法，其特征在于其包括 提供一基底；在該基底上形成多層金屬層、多個(gè)接觸窗與多層氧化層，以構(gòu)成一微機(jī)電結(jié)構(gòu)，其中位 于該微機(jī)電結(jié)構(gòu)上方的該金屬層具有多個(gè)第一開(kāi)口；在該金屬層上形成一遮罩層，其中該遮罩層具有多個(gè)第二開(kāi)口，且該些第二開(kāi)口與該 些第一開(kāi)口交錯(cuò)分布；以該些第一開(kāi)口與該些第二開(kāi)口為蝕刻通道移除部分的該些氧化層，以使該微機(jī)電結(jié) 構(gòu)部分地懸于該基底上方；以及在該遮罩層上形成一封裝層，以填入該些第二開(kāi)口內(nèi)而將該微機(jī)電結(jié)構(gòu)密封于該些金 屬層之間。
20.根據(jù)權(quán)利要求19所述的微機(jī)電結(jié)構(gòu)的封裝方法，其特征在于其中所述的移除部分 的該些氧化層的方法包括采用氫氟酸蒸氣蝕刻。
全文摘要
本發(fā)明是有關(guān)于一種微電子裝置及制造方法、微機(jī)電封裝結(jié)構(gòu)及封裝方法，其中該微電子裝置的制造方法，其先在基底的CMOS電路區(qū)內(nèi)形成半導(dǎo)體元件，接著在基底上形成多層金屬層、多個(gè)接觸窗、多層氧化層與第一保護(hù)層，其中第一保護(hù)層位于至少一層氧化層上，且這些金屬層與氧化層交錯(cuò)層疊，而接觸窗形成于氧化層內(nèi)，并連接至對(duì)應(yīng)的金屬層，以于基底的微機(jī)電區(qū)上構(gòu)成微機(jī)電結(jié)構(gòu)，并于CMOS電路區(qū)上構(gòu)成內(nèi)連線(xiàn)結(jié)構(gòu)。然后，在內(nèi)連線(xiàn)結(jié)構(gòu)上形成第二保護(hù)層。之后，移除微機(jī)電區(qū)上的部分氧化層，以使微機(jī)電結(jié)構(gòu)部份地懸于基底上方。由于CMOS電路與微機(jī)電元件可整合至同一工藝中完成，因此可降低微電子裝置的生產(chǎn)成本。另外，本發(fā)明還提供一種微電子裝置與微機(jī)電封裝結(jié)構(gòu)及其封裝方法。
文檔編號(hào)B81C3/00GK102001613SQ20091017166
公開(kāi)日2011年4月6日 申請(qǐng)日期2009年9月2日 優(yōu)先權(quán)日2009年9月2日
發(fā)明者徐新惠, 李昇達(dá), 王傳蔚 申請(qǐng)人:原相科技股份有限公司