專利名稱：感測(cè)元件結(jié)構(gòu)與制造方法
技術(shù)領(lǐng)域：
本揭露上關(guān)于一種感測(cè)元件結(jié)構(gòu)與制造方法。
背景技術(shù)：
經(jīng)由微制造(microfabrication)技術(shù),微機(jī)電系統(tǒng)(Micro-Electro-Mechanical Systems, MEMS)將機(jī)械元件、感測(cè)元件、動(dòng)作器(actuator)、以及電子零件(electronics) 等整合在一共享硅基板(common silicon substrate)上。近年來(lái)，MEMS加速度計(jì) (accelerometer)在通訊市場(chǎng)，例如手機(jī)市場(chǎng)的成長(zhǎng)率預(yù)計(jì)可達(dá)近百倍之多。MEMS加速度 計(jì)構(gòu)裝相關(guān)技術(shù)也不斷地被提出。美國(guó)專利公開號(hào)2007/0114623揭露的一種MEMS元件及制作方法。如圖1所示， 此技術(shù)采用一具有垂直電鍍通孔110的轉(zhuǎn)接板120，作為感測(cè)芯片(sensor chip)初級(jí)密 封構(gòu)裝(sealing mount package)與ASIC芯片的垂直整合系統(tǒng)模塊構(gòu)裝。此構(gòu)裝是將經(jīng) 過初級(jí)密封構(gòu)裝的MEMS感測(cè)芯片130與特殊用途集成電路(Application Specific IC, ASIC)芯片140，分別以陽(yáng)極接合(anodic bonding)與覆晶接合(flip-flop bonding)的 工藝，例如由排列的覆晶接點(diǎn)161-163與焊錫凸塊169-170，組裝于轉(zhuǎn)接板120的相對(duì)兩側(cè)。 而ASIC芯片140與MEMS感測(cè)芯片130之間，系統(tǒng)線路的串聯(lián)是通過轉(zhuǎn)接板120的兩面的導(dǎo) 線布局與垂直電鍍通孔110來(lái)完成。ASIC芯片140與轉(zhuǎn)接板120的覆晶結(jié)合(flip-flop bonding)工藝是采用芯片/晶片的單體個(gè)別接合方式進(jìn)行。美國(guó)專利號(hào)6，750, 521揭露一種MEMS元件的表面構(gòu)裝(surface mountpackage)。 如圖2所示，蓋板芯片(capped chip) 216由密封環(huán)(sealring) 232以錫球接合(solder bonding)至元件芯片(device chip) 212。蓋板芯片216有一面對(duì)元件芯片212的下表面 222、一反向的上表面224、以及兩表面之間的一些電子連接零件。這些電子連接零件與元件 芯片212上方的滑槽(runner) 226電性通訊(electrically communicate)?；?26電性 連接(electrically connect)至一微機(jī)械元件(micromachine) 214，由此提供了從微機(jī)械 元件214至元件芯片212的外部(exterior)的一信號(hào)路徑(signal path)。蓋板芯片216還包括一些接合墊(bond pad) 220來(lái)與電子連接零件電性通訊。 由接合墊220上方的焊錫凸塊(solder bump)234的流回(reflow)所形成的焊錫連接物 (solder connection) 230，蓋板芯片216能夠表面構(gòu)裝至含有元件芯片212和微機(jī)械元件 214的一電路板(circuit board)。而元件芯片212上方的微機(jī)械元件214是被包含在一 腔體(Cavity)218內(nèi)，所以，此表面構(gòu)裝將感測(cè)腔體空間預(yù)留在蓋板芯片216里。美國(guó)專利號(hào)7，275，424揭露一種芯片級(jí)蓋板感測(cè)元件(wafer Ievelcapped sensor)。如圖3所示，感測(cè)元件310包含一芯片(die) 314、一蓋板晶片(cap wafer) 312、以 及一導(dǎo)電路徑(conductive pathway) 318。芯片 314 備有一工作區(qū)(working portion) 330。 蓋板晶片312與芯片314耦合至工作區(qū)330的一部分。覆晶接觸球(flip-flop contact balls) 342形成在金屬接觸材料(metal contacts) 340上，而導(dǎo)電路徑318穿梭蓋板晶片 312而延伸至工作區(qū)330，并提供了至工作區(qū)330的一電性接口。蓋板晶片312備有一腔體(cavity)326，以形成一內(nèi)部的腔體空間(internalchamber)，來(lái)保護(hù)芯片314的工作區(qū) 330，所以，感測(cè)元件310的感測(cè)腔體空間是預(yù)留在蓋板晶片312里。而蓋板晶片312與芯 片314之間的空隙334可填充如聚合物(polymer)材料和一些密封玻璃(seal glass) 352.

發(fā)明內(nèi)容
本揭露的實(shí)施范例中，可提供一種感測(cè)元件結(jié)構(gòu)裝與制造方法。在一實(shí)施范例中，所揭露者是一種感測(cè)元件結(jié)構(gòu)，可包含一基板(substrate)、一 感測(cè)構(gòu)件(sensor member)、至少一夕卜弓|導(dǎo)線(externalconductive wire)、以及一立環(huán)構(gòu) 件(standing-ring member) 0此基板有一上表面，此感測(cè)構(gòu)件、此外引導(dǎo)線、以及此立環(huán)構(gòu) 件位于此上表面上。此感測(cè)構(gòu)件位于此上表面的一中央?yún)^(qū)域，并且此立環(huán)構(gòu)件圍繞在此感 測(cè)構(gòu)件的四周。此感測(cè)構(gòu)件與此立環(huán)構(gòu)件之間由此至少一外引導(dǎo)線電性連接。在另一實(shí)施范例中，所揭露的是一種感測(cè)元件的制造方法。此制造方法可包含 制作一質(zhì)量晶片構(gòu)件，使此質(zhì)量晶片構(gòu)件具有一圖案化的上表面，并且此上表面上方備有 多個(gè)第一觸接金屬；制作一基板晶片構(gòu)件，使此基板晶片構(gòu)件的一上表面上方具有多個(gè)第 二觸接金屬；翻轉(zhuǎn)此質(zhì)量晶片構(gòu)件后，鉗緊并陽(yáng)極接合此基板晶片構(gòu)件，以組裝成一元件晶 片；以及此元件晶片進(jìn)行一種氧化層移除過程，且于此質(zhì)量晶片構(gòu)件的一中央?yún)^(qū)域形成一 感測(cè)構(gòu)件于此基板晶片構(gòu)件的上表面上方，并保留此質(zhì)量晶片構(gòu)件的一外環(huán)區(qū)域，以形成 一立環(huán)構(gòu)件于此感測(cè)構(gòu)件的四周。


以下配合下列圖標(biāo)、實(shí)施范例的詳細(xì)說明及申請(qǐng)專利范圍，將上述及本發(fā)明的其 它目的與優(yōu)點(diǎn)詳述于后，其中圖1是一種MEMS元件的一個(gè)范例示意圖。圖2是一種MEMS元件的表面構(gòu)裝的一個(gè)范例示意圖。圖3是一種芯片級(jí)蓋板感測(cè)元件的一個(gè)范例示意圖。圖4A是一感測(cè)元件結(jié)構(gòu)的一個(gè)范例示意圖，與本揭露的某些實(shí)施范例一致。圖4B是圖4A中將密封墊與信號(hào)墊的內(nèi)外位置互換的一個(gè)范例示意圖，與本揭露 的某些實(shí)施范例一致。圖5是感測(cè)元件具有第一種立環(huán)構(gòu)件結(jié)構(gòu)的一個(gè)范例示意圖，與本揭露的某些實(shí) 施范例一致。圖6是感測(cè)元件具有第二種結(jié)構(gòu)的一個(gè)范例示意圖，與本揭露的某些實(shí)施范例一致。圖7是感測(cè)元件具有第三種結(jié)構(gòu)的一個(gè)范例示意圖，與本揭露的某些實(shí)施范例一致。圖8A是經(jīng)由導(dǎo)電材質(zhì)與一蓋板整合為一封裝元件的一個(gè)范例示意圖，與本揭露 的某些實(shí)施范例一致。圖8B是圖8A中將密封墊與信號(hào)墊的內(nèi)外位置互換的一個(gè)范例示意圖，與本揭露 的某些實(shí)施范例一致。圖9A是延伸圖5的一范例示意圖，與本揭露的某些實(shí)施范例一致。
圖9B是圖9A的一個(gè)上視圖，與本揭露的某些實(shí)施范例一致。圖IOA是延伸圖6的一范例示意圖，與本揭露的某些實(shí)施范例一致。圖IOB是圖IOA的一個(gè)上視圖，與本揭露的某些實(shí)施范例一致。圖IlA是延伸圖7的一范例示意圖，與本揭露的某些實(shí)施范例一致。圖IlB是圖IlA的一個(gè)上視圖，與本揭露的某些實(shí)施范例一致。圖12是利用圖5的感測(cè)元件結(jié)構(gòu)范例，將ASIC元件與加速度計(jì)芯片整合為一封 裝元件的一剖面示意圖，與本揭露的某些實(shí)施范例一致。圖13A至圖13D說明本揭露的感測(cè)元件的制造方法，與本揭露的某些實(shí)施范例一致。圖14A至圖14C是范例流程圖，說明執(zhí)行直通硅晶穿孔以形成立環(huán)構(gòu)件中的導(dǎo)孔， 與本揭露的某些實(shí)施范例一致。圖15A至圖15B是范例流程圖，說明執(zhí)行金屬凸塊過程，以形成立環(huán)構(gòu)件的上表面 上方的密封墊以及導(dǎo)孔上方的信號(hào)墊，與本揭露的某些實(shí)施范例一致。圖16A至圖16C是范例流程圖，說明執(zhí)行金屬凸塊過程以形成立環(huán)構(gòu)件的上表面 上方的密封墊與至少一信號(hào)墊，與本揭露的某些實(shí)施范例一致。圖17A至圖17D的范例流程圖，說明在立環(huán)構(gòu)件的上表面上方的形成密封墊與信 號(hào)墊后，如何形成圖7的感測(cè)元件結(jié)構(gòu)的感測(cè)構(gòu)件、獨(dú)立立環(huán)、以及分離凸柱，與本揭露的 某些實(shí)施范例一致。圖18A至圖18B是以圖17D的感測(cè)元件結(jié)構(gòu)為范例，說明感測(cè)元件與一蓋板的組 裝，與本揭露的某些實(shí)施范例一致。
具體實(shí)施例方式圖4A是一感測(cè)元件結(jié)構(gòu)的一個(gè)范例示意圖，與本揭露的某些實(shí)施范例一致。參考 圖4，感測(cè)元件400包含一基板412、一立環(huán)構(gòu)件430、一感測(cè)構(gòu)件414、以及至少一外引導(dǎo)線 420?；?12具有一上表面416。感測(cè)構(gòu)件414、外引導(dǎo)線420、以及此立環(huán)構(gòu)件430位于 上表面416的上方。感測(cè)構(gòu)件414位于基板412的上表面416上方的一中央?yún)^(qū)域418。上 表面416的上方的立環(huán)構(gòu)件430圍繞在感測(cè)構(gòu)件414四周，并且分離密封線與信號(hào)基礎(chǔ)線， 使感測(cè)元件400的制作彈性化。感測(cè)構(gòu)件414與立環(huán)構(gòu)件430之間由外引導(dǎo)線420電性連 接(electrically connect) 0外引導(dǎo)線420是導(dǎo)電材質(zhì)，例如是金屬鉻/鉬(Cr/Pt)等材 質(zhì)的導(dǎo)線。立環(huán)構(gòu)件430的高度hi與感測(cè)構(gòu)件414的高度h2，可視實(shí)際應(yīng)用來(lái)設(shè)計(jì)，例如， 感測(cè)元件400與一芯片蓋板整合為一封裝元件時(shí)，可設(shè)計(jì)為hi大于h2，感測(cè)構(gòu)件414與此 芯片蓋板之間可留空隙。本揭露的實(shí)施范例中，立環(huán)構(gòu)件的上表面434的上方還可以包括 一層圖案化(patterned)的冶金層，可作為密封與信號(hào)墊，例如，密封墊436與信號(hào)墊438。 密封墊(sealing pad)436與信號(hào)墊(signal pad)438的內(nèi)外位置可以互換，圖4A中，密封 墊436位于信號(hào)墊438的外側(cè)；而圖4B中，密封墊436位于信號(hào)墊438的內(nèi)側(cè)。感測(cè)元件400可經(jīng)由導(dǎo)電材質(zhì)與一蓋板整合為一封裝元件。蓋板可以是一種ASIC 元件，或是一種一般用途的蓋板。感測(cè)元件400與蓋板之間的導(dǎo)電材質(zhì)可包括如密封金屬、 一密封墊，以及至少一信號(hào)墊。感測(cè)元件與蓋板的接合將再搭配附圖詳細(xì)說明。
立環(huán)構(gòu)件430的結(jié)構(gòu)可以有多種實(shí)施范例，例如，感測(cè)構(gòu)件414與立環(huán)構(gòu)件430之 間由外引導(dǎo)線420電性連接，而立環(huán)構(gòu)件430中可通過導(dǎo)孔，與信號(hào)墊進(jìn)行信號(hào)輸入/輸 出，導(dǎo)孔的外圍可用一電性隔離層(isolationlayer)來(lái)包覆。以下舉幾種立環(huán)構(gòu)件的結(jié)構(gòu) 范例來(lái)說明。圖5是感測(cè)元件具有第一種立環(huán)構(gòu)件結(jié)構(gòu)的一個(gè)范例示意圖，與本揭露的某些實(shí) 施范例一致。在感測(cè)元件結(jié)構(gòu)500中，立環(huán)構(gòu)件530至少包括至少一導(dǎo)孔532，導(dǎo)孔532的 一端534與感測(cè)構(gòu)件414的外引導(dǎo)線420電性連接，而導(dǎo)孔532與立環(huán)構(gòu)件530之間有一電 性隔離層550。也就是說，立環(huán)構(gòu)件530是一種共享式立環(huán)(common standing-ring)結(jié)構(gòu)。 導(dǎo)孔532是填充導(dǎo)電性材質(zhì)，例如金屬銅(Cu)等的直通硅晶穿孔(Through-SiliconVia， TSV)。如圖5的范例所示，立環(huán)構(gòu)件530的一上表面536的上方可以再包括一密封墊與 至少一信號(hào)墊。此至少一信號(hào)墊是分布于導(dǎo)孔532的另一端的上方，例如密封墊436與信 號(hào)墊438。圖6是感測(cè)元件具有第二種立環(huán)構(gòu)件結(jié)構(gòu)的一個(gè)范例示意圖，與本揭露的某些實(shí) 施范例一致。在感測(cè)元件結(jié)構(gòu)600中，其立環(huán)構(gòu)件至少包括一獨(dú)立立環(huán)640與至少一個(gè) 分離凸柱。每一分離凸柱(s印arated post) 650中有一導(dǎo)孔652，導(dǎo)孔652的一端654與 感測(cè)構(gòu)件414的外引導(dǎo)線420電性連接。也就是說，立環(huán)構(gòu)件的范例是一種分離式立環(huán) (separatedstanding-ring)結(jié)構(gòu)，i由一(sealing standing-ring)與至少一 內(nèi)接合(interconnection)的分離凸柱所組成的。導(dǎo)孔652是填充導(dǎo)電性材質(zhì)，例如金屬 銅(Cu)等的直通硅晶穿孔。如圖6的范例所示，立環(huán)構(gòu)件的一上表面的上方可以再包括一密封墊與至少一信 號(hào)墊，例如密封墊436與信號(hào)墊438。其中，密封墊436是在獨(dú)立立環(huán)640的一上表面644 的上方，并且每一分離凸柱650中，導(dǎo)孔652的另一端656的上方是信號(hào)墊438。圖7是感測(cè)元件具有第三種立環(huán)構(gòu)件結(jié)構(gòu)的一個(gè)范例示意圖，與本揭露的某些實(shí) 施范例一致。在感測(cè)元件結(jié)構(gòu)700中，其立環(huán)構(gòu)件至少包括獨(dú)立立環(huán)640與至少一個(gè)分離凸 柱。每一分離凸柱750的一端754與感測(cè)構(gòu)件414的外引導(dǎo)線420電性連接。也就是說， 此立環(huán)構(gòu)件的范例是一種硅內(nèi)接合(silicon interconnection)結(jié)構(gòu)，是由一密封立環(huán)與 多個(gè)內(nèi)接合的分離凸柱所組成的。如圖7的范例所示，立環(huán)構(gòu)件的一上表面的上方可以再包括一密封墊與至少一信 號(hào)墊，例如密封墊436與信號(hào)墊438。其中，密封墊436是在獨(dú)立立環(huán)640的一上表面644 的上方，并且每一分離凸柱750的另一端752的上方是信號(hào)墊438。如前述所提，感測(cè)元件可經(jīng)由導(dǎo)電材質(zhì)與一蓋板整合為一封裝元件(packaged device)。在圖5至圖7的范例中，感測(cè)元件可由密封墊和信號(hào)墊，與一蓋板整合為一封裝 元件。以圖5的感測(cè)元件結(jié)構(gòu)為一范例，圖8A是經(jīng)由導(dǎo)電材質(zhì)與一蓋板整合為一封裝元件 的一個(gè)范例示意圖，與本揭露的某些實(shí)施范例一致。圖8A的范例中，感測(cè)元件500與蓋板850之間的導(dǎo)電材質(zhì)810至少包括如一密 封墊，以及至少一信號(hào)墊。導(dǎo)電材質(zhì)810也可以再包括一層圖案化的密封金屬812。如圖 8A的范例所示，此密封墊與至少一信號(hào)墊可形成在感測(cè)元件500的立環(huán)構(gòu)件530的上表面 536的上方；而圖案化的密封金屬812可以形成在蓋板850的內(nèi)表面上，其圖案與感測(cè)元件500的立環(huán)構(gòu)件上的密封墊436與信號(hào)墊438上下對(duì)稱。圖案化的密封金屬812也可以直 接形成在感測(cè)元件500的立環(huán)構(gòu)件530上方的密封墊436與信號(hào)墊438的上方。感測(cè)元件 500與蓋板850整合為一封裝元件后，感測(cè)元件500可經(jīng)由外引導(dǎo)線420、導(dǎo)孔652、信號(hào)墊 438、密封金屬812，而與焊錫凸塊830電性通訊。感測(cè)元件500可經(jīng)由密封墊436、密封金 屬812，而與蓋板850緊密接合。也可以在蓋板850的內(nèi)表面的一中央?yún)^(qū)域形成一凹陷區(qū)，以使蓋板與感測(cè)元件的 感測(cè)構(gòu)件之間保留一空隙空間，如此，可使感測(cè)構(gòu)件的動(dòng)作彈性化。圖8A中，密封墊436位于信號(hào)墊438的內(nèi)側(cè)。而圖8B中，密封墊436是位于信號(hào) 墊438的外側(cè)，導(dǎo)電材質(zhì)810與密封金屬812的安排雷同，不再說明。圖8A或圖8B中，感測(cè)元件與蓋板整合為一封裝元件，可簡(jiǎn)化系統(tǒng)垂直疊層的層 數(shù)。感測(cè)元件與蓋板之間，系統(tǒng)線路導(dǎo)通可通過導(dǎo)電材質(zhì)810的彈性化的布局來(lái)完成。密 封墊436或信號(hào)墊438的材質(zhì)是導(dǎo)電性材質(zhì)，例如是金/錫(Au/Sn)或銅/錫等。圖案化 的密封金屬812的材質(zhì)是導(dǎo)電性材質(zhì)，例如是/錫(Au/Sn)或銅/錫等。感測(cè)元件500可經(jīng)由信號(hào)墊438與蓋板850內(nèi)部的分布線路(未示于此圖標(biāo))形 成電訊導(dǎo)通路徑(conductive path)，并可由蓋板850上方的焊錫凸塊830進(jìn)行信號(hào)的輸入 /輸出。焊錫凸塊830例如是無(wú)鉛(lead-free)焊錫凸塊。類似地，若以圖6或圖7的感測(cè)元件結(jié)構(gòu)為例，導(dǎo)電材質(zhì)與密封金屬的安排與圖8A 或圖8B及上述說明雷同，不再重復(fù)說明。感測(cè)元件與蓋板可采用全晶片一次同時(shí)接合的方 式進(jìn)行整合，相對(duì)于半晶片構(gòu)裝，本揭露的感測(cè)元件與蓋板的封裝可大幅降低接合時(shí)間，也 可以降低垂直置放的系統(tǒng)整體構(gòu)裝厚度與機(jī)體(foot print)面積。圖5至圖7是感測(cè)元件范例的局部的剖面示意圖，以下搭配感測(cè)元件范例的上視 圖再詳細(xì)描述本揭露的感測(cè)元件結(jié)構(gòu)范例。圖9A是延伸圖5的一范例示意圖，與本揭露的某些實(shí)施范例一致。圖9A中，感測(cè) 元件具有如圖5的共享式立環(huán)結(jié)構(gòu)，因此，感測(cè)構(gòu)件414位于基板的上表面416的中間。立 環(huán)構(gòu)件530圍繞在感測(cè)構(gòu)件414的四周，立環(huán)530的上表面的上方可再包括密封墊436與 信號(hào)墊438，其中導(dǎo)孔532的上方是信號(hào)墊438。此感測(cè)元件的上視圖如圖9B的范例所示。圖IOA是延伸圖6的一范例示意圖，與本揭露的某些實(shí)施范例一致。圖IOA中，感 測(cè)元件具有如圖6的分離式立環(huán)結(jié)構(gòu)，因此，獨(dú)立立環(huán)640與至少一個(gè)分離凸柱圍繞在感測(cè) 構(gòu)件414的四周，并且在基板的上表面416上。獨(dú)立立環(huán)640的上表面的上方可再包括密 封墊436，每一分離凸柱650的上表面的上方的可再包括一信號(hào)墊438，其中導(dǎo)孔652的上 方是信號(hào)墊438。此感測(cè)元件的上視圖如圖IOB的范例所示。圖IlA是延伸圖7的一范例示意圖，與本揭露的某些實(shí)施范例一致。圖IlA中，感 測(cè)元件具有如圖7的硅內(nèi)接合結(jié)構(gòu)結(jié)構(gòu)，因此，獨(dú)立立環(huán)640與至少一個(gè)分離凸柱圍繞在感 測(cè)構(gòu)件414的四周，并且在基板的上表面416上。獨(dú)立立環(huán)640的上表面的上方可再包括 密封墊436，每一分離凸柱750的上表面的上方可再包括一信號(hào)墊438。此感測(cè)元件的上視 圖如圖IlB的范例所示。從圖9B至圖IlB的上視圖可以看出本揭露的感測(cè)元件具有全面積陣列結(jié)構(gòu)，因此 構(gòu)裝接點(diǎn)密度高，可容納復(fù)雜的系統(tǒng)電路模塊設(shè)計(jì)。圖12是利用圖5的感測(cè)元件結(jié)構(gòu)范例，將ASIC元件與感測(cè)芯片(sensorchips)整合成一封裝元件的一剖面示意圖，與本揭露的某些實(shí)施范例一致。圖12的范 例中，感測(cè)芯片1210包括一玻璃基板1212、一硅立環(huán)1230、一硅梳子驅(qū)動(dòng)元件(silicon comb-drives) 1214、以及鉻/鉬外引導(dǎo)線1220。硅立環(huán)1230中是填充銅的直通硅晶穿孔 1232。穿孔1232與硅立環(huán)1230之間有一隔離層1250。ASIC元件1260主要包括ASIC芯 片1262、一應(yīng)力釋放層(stress release layer) 1264、至少一個(gè)鋁墊1270、貫穿通孔1266、 一些再分布軌線(redistribution traces) 1268以及ASIC元件1260背面的信號(hào)墊1242、 密封墊1240。感測(cè)芯片1210與ASIC元件1260通過熱壓接合工藝，整合成一封裝元件1200。感 測(cè)芯片1210的感測(cè)信號(hào)經(jīng)由信號(hào)墊1242、貫穿通孔1266、鋁墊1270與ASIC元件1260進(jìn) 行信號(hào)的輸入/輸出串聯(lián)。以下說明感測(cè)元件的制造方法。圖13A至圖13D說明本揭露的感測(cè)元件的制造 方法，與本揭露的某些實(shí)施范例一致。感測(cè)元件的制造可分成三個(gè)部分，也就是質(zhì)量晶片 (mass wafer)的工藝、基板晶片(substrate wafer)的工藝、以及元件晶片(device wafer) 的組裝(assembly)。如圖13A所示，質(zhì)量晶片構(gòu)件1310可藉由一質(zhì)量晶片工藝，蝕刻與 圖案化一質(zhì)量晶片1312的上表面，并于已蝕刻與圖案化的上表面上方形成多個(gè)觸接金屬 (contact metal) 1316。如圖13B所示，基板晶片構(gòu)件1320可由一基板晶片工藝，在基板 412的上表面上方形成多個(gè)觸接金屬1322。在元件晶片的組裝中，翻轉(zhuǎn)(flipping)質(zhì)量晶片構(gòu)件1310后，鉗緊(clamping) 并陽(yáng)極接合(anodic bonding)基板晶片構(gòu)件1320，以組裝成一元件晶片1330，如圖13C所 示。然后，元件晶片1330進(jìn)行一種氧化層移除過程，且于質(zhì)量晶片構(gòu)件1310的一中央?yún)^(qū)域 形成感測(cè)構(gòu)件418于基板412的上表面上方，并保留質(zhì)量晶片構(gòu)件1310的一外環(huán)區(qū)域，以 形成立環(huán)構(gòu)件430于感測(cè)構(gòu)件418的四周，如圖13D所示。元件晶片1330進(jìn)行氧化層移除過程后，可經(jīng)由同一曝光顯影的蝕刻工藝中，來(lái)形 成圖案化的感測(cè)構(gòu)件418與圍繞感測(cè)構(gòu)件418四周的立環(huán)構(gòu)件430的幾何形狀。觸接金屬 1322可做為感測(cè)構(gòu)件418的外引導(dǎo)線，質(zhì)量晶片構(gòu)件1310與基板晶片構(gòu)件1320陽(yáng)極接合 后，立環(huán)構(gòu)件430與感測(cè)構(gòu)件418之間可由觸接金屬1322電性連接。質(zhì)量晶片與基板晶片的制造是半導(dǎo)體領(lǐng)域既有的技術(shù)。圖13A的質(zhì)量晶 片構(gòu)件1310的制作過程主要包括于質(zhì)量晶片1312的上表面上方進(jìn)行氧化層植入 (oxidation layer exposition)、光刻膠涂布(photoresistcoating)、光刻膠圖案化與蝕 亥lj (patterning and etching)、光亥lj月交錄lj除(striping)、|&塊t蟲亥lj (pedestal eatching) > 氧化層移除(removal)、觸接金屬(contact metal)光刻膠涂布與圖案化、觸接金屬植入、 以及觸接金屬光刻膠剝離(lift-off)。圖13B的基板晶片構(gòu)件1320的制作過程主要包括于基板412的上表面上方進(jìn)行 觸接金屬濺鍍(sputter)、觸接金屬光刻膠涂布與圖案化、觸接金屬蝕刻、以及觸接金屬光 刻膠移除。在元件晶片的組裝中，在元件晶片1330組裝完成與氧化層移除后，可由執(zhí)行 直通硅晶穿孔，來(lái)形成立環(huán)構(gòu)件中的導(dǎo)孔，也可由執(zhí)行一金屬凸塊過程(metal bumping process)，來(lái)形成立環(huán)構(gòu)件的上表面上方的密封墊與至少一信號(hào)墊。圖14A至圖14C是范例 流程圖，說明執(zhí)行直通硅晶穿孔以形成立環(huán)構(gòu)件中的導(dǎo)孔，與本揭露的某些實(shí)施范例一致。
參考圖14，首先，在移除氧化層后的元件晶片1330的上表面形成一層圖案化的直 通硅晶穿孔光刻膠(TSV photoresist) 1410，如圖14A所示。然后，在質(zhì)量晶片1312的外 環(huán)區(qū)域中，進(jìn)行TSV蝕刻以形成穿孔如1421與1422，如圖14B所示。利用化學(xué)汽相沉積 (Chemical Vapor Deposition, CVD)的方式，將一絕緣層材料加載于質(zhì)量晶片1312的上表 面及穿孔1421與1422內(nèi)部的四周(未圖標(biāo))，再于質(zhì)量晶片1312濺鍍一層導(dǎo)電材質(zhì)(未 圖標(biāo))，以及填充導(dǎo)電材質(zhì)，例如銅，于穿孔1421與1422中，再研磨至設(shè)計(jì)的厚度，如圖14C 所示。圖15A至圖15B是范例流程圖，說明執(zhí)行金屬凸塊工藝，以形成立環(huán)構(gòu)件的上表面 上方的密封墊以及導(dǎo)孔上方的信號(hào)墊，與本揭露的某些實(shí)施范例一致。首先，于圖14C的上 表面上蒸鍍或電鍍一金屬導(dǎo)電層1520，再形成一層圖案化的光刻膠1510，其中，此層圖案 化的光刻膠覆蓋每一穿孔，1421與1422，以及覆蓋圍繞于感測(cè)構(gòu)件418四周且在此上表面 上的一外環(huán)，如圖15A所示。然后，蝕刻導(dǎo)電材質(zhì)并移除圖案化的光刻膠1510，，如圖15B所 示。穿孔1421與1422的上方的導(dǎo)電材質(zhì)就是信號(hào)墊438，而位于上表面上方的外環(huán)的導(dǎo)電 材質(zhì)就是密封墊436。圖16A至圖16C是范例流程圖，說明執(zhí)行金屬凸塊過程以形成立環(huán)構(gòu)件的上表面 上方的密封墊與至少一信號(hào)墊，與本揭露的某些實(shí)施范例一致。首先，在圖13C的元件晶片 1330進(jìn)行氧化層移除過程，在氧化層移除過程后的元件晶片的上表面濺鍍一層導(dǎo)電材質(zhì) 1630，如圖16A所示。然后，在導(dǎo)電材質(zhì)1630的上方且在中央?yún)^(qū)域的外圍形成一層圖案化 的光刻膠1640，如圖16B所示。蝕刻導(dǎo)電材質(zhì)1630，并移除圖案化的光刻膠1640，如圖16C 所示。蝕刻后的導(dǎo)電材質(zhì)就是立環(huán)構(gòu)件的上表面上方的密封墊436與信號(hào)墊438。圖17A至圖17D的范例流程圖是以圖7的感測(cè)元件結(jié)構(gòu)為范例，詳細(xì)說明在立環(huán) 構(gòu)件的上表面上方的形成密封墊436與信號(hào)墊438后，如何形成此感測(cè)元件結(jié)構(gòu)的感測(cè)構(gòu) 件、獨(dú)立立環(huán)、以及分離凸柱。首先，在圖16C的上表面涂布一層光刻膠1710，如圖17A所 示。然后，以一曝光顯影技術(shù)對(duì)光刻膠1710進(jìn)圖案化，換句話說，移除密封墊436與信號(hào)墊 438上方以外的光刻膠，如圖17B所示。然后再進(jìn)行一蝕刻工藝，如圖17C所示。最后，移除 光刻膠1710，如圖17D所示。如此，完成了圖7的感測(cè)元件結(jié)構(gòu)的感測(cè)構(gòu)件、獨(dú)立立環(huán)、以及 分離凸柱。若立環(huán)構(gòu)件是以圖5為例，則可依圖14A至圖14C的范例流程，形成立環(huán)構(gòu)件530 中的導(dǎo)孔532，其中，在導(dǎo)電材料工藝前，先加載一絕緣層材料層以電性隔離該導(dǎo)電材料，以 及后續(xù)的信號(hào)墊或密封墊與元件晶片的導(dǎo)電接觸。再依圖15A至圖15B的范例流程，形成 導(dǎo)孔532上方的信號(hào)墊，以及立環(huán)構(gòu)件530上方的密封墊。若立環(huán)構(gòu)件是以圖6為例，則可依圖14A至圖14C的范例流程，形成立環(huán)構(gòu)件中的 導(dǎo)孔。也可依圖15A至圖15B的范例流程，形成導(dǎo)孔上方的信號(hào)墊，以及立環(huán)構(gòu)件上方的密 封墊。再以蝕刻方式將立環(huán)構(gòu)件分割成一獨(dú)立立環(huán)與至少一個(gè)分離凸柱，且在每一分離凸 柱中填充導(dǎo)電材料但無(wú)絕緣隔離層；而圖7的范例只需將立環(huán)構(gòu)件分割成一獨(dú)立立環(huán)與至 少一個(gè)分離凸柱。圖18A至圖18B是以圖17D的感測(cè)元件結(jié)構(gòu)為一范例，說明感測(cè)元件與一蓋板的 組裝，與本揭露的某些實(shí)施范例一致。從圖18A中，可以看出在蓋板1810與圖17D的感測(cè) 元件結(jié)構(gòu)封裝之前，感測(cè)元件結(jié)構(gòu)端，位于分離凸柱750上方的信號(hào)墊438與蓋板1810的信號(hào)墊1814上下對(duì)齊，以便兩晶片(即感測(cè)元件與蓋板)接合時(shí)形成電訊導(dǎo)通路徑；而 位于獨(dú)立立環(huán)640上方的密封墊436則與蓋板1810的密封墊1816上下對(duì)齊排列，鉗緊 (clamping)兩晶片。感測(cè)元件結(jié)構(gòu)與蓋板1810之間的導(dǎo)電材料1830制作于感測(cè)元件端或 是蓋板端皆可，可作為兩晶片之間信號(hào)輸出/輸入，以及密封之用。也可以選用不同的導(dǎo)電 材料分別作為信號(hào)輸出/輸入之用與密封之用。所以，感測(cè)元件與蓋板組裝之前，需先進(jìn)行蓋板晶片排列(alignment)使兩晶片 上下對(duì)齊排列，然后使兩晶片鉗緊，再采用全晶片一次接合格式，組裝成一封裝元件。圖18B 是圖17D的感測(cè)元件與蓋板1810接合后，形成的封裝元件1800的一個(gè)范例示意圖，與本揭 露的某些實(shí)施范例一致。如之前所述，感測(cè)元件結(jié)構(gòu)與蓋板之間也可以只包括信號(hào)墊438 與密封墊436，而在蓋板的內(nèi)表面的一中央?yún)^(qū)域，形成一凹陷區(qū)，以使蓋板與感測(cè)元件的感 測(cè)構(gòu)件之間保留一空隙空間。綜上所述，本揭露的實(shí)施范例可提供一種感測(cè)元件結(jié)構(gòu)與制造方法，其中，立環(huán)構(gòu) 件可以是共享式立環(huán)結(jié)構(gòu)、或是分離式立環(huán)結(jié)構(gòu)、或是硅內(nèi)接合結(jié)構(gòu)等。立環(huán)結(jié)構(gòu)中，導(dǎo)孔 可執(zhí)行直通硅晶穿孔與來(lái)形成；而密封信號(hào)墊與信號(hào)墊可執(zhí)行金屬凸塊過程來(lái)形成；一獨(dú) 立立環(huán)與至少一個(gè)分離凸柱可執(zhí)行蝕刻過程來(lái)形成。感測(cè)元件可經(jīng)由質(zhì)量晶片工藝、基板 晶片工藝、以及元件晶片組裝，制造而成。感測(cè)元件結(jié)構(gòu)與一蓋板之間可經(jīng)由導(dǎo)電材質(zhì)整合 為一封裝元件。本揭露的實(shí)施范例采用全晶片一次接合格式制造而成?？纱蠓档徒雍蠒r(shí) 間，也可降低垂直置放的系統(tǒng)整體構(gòu)裝厚度與機(jī)體面積。惟，以上所述的僅為本揭露的實(shí)施范例，當(dāng)不能依此限定本發(fā)明實(shí)施的范圍。即凡 是本發(fā)明申請(qǐng)專利范圍所作的均等變化與修飾，皆應(yīng)仍屬本發(fā)明權(quán)利要求涵蓋的范圍。
權(quán)利要求
一種感測(cè)元件結(jié)構(gòu)，該感測(cè)元件的構(gòu)裝包含一基板，具有一上表面；一感測(cè)構(gòu)件，位于該上表面的上方的一中央?yún)^(qū)域；一立環(huán)構(gòu)件，位于該上表面的上方并圍繞在該感測(cè)構(gòu)件的四周；以及至少一外引導(dǎo)線，位于該上表面的上方，該立環(huán)構(gòu)件與該感測(cè)構(gòu)件之間由該至少一外引導(dǎo)線電性連接。
2.如權(quán)利要求1所述的感測(cè)元件結(jié)構(gòu)，其中該立環(huán)構(gòu)件的一上表面的上方還包括一層 圖案化的冶金層，作為密封與信號(hào)墊。
3.如權(quán)利要求2所述的感測(cè)元件結(jié)構(gòu)，其中該立環(huán)構(gòu)件至少包括一獨(dú)立立環(huán)以及至少 一個(gè)分離凸柱，每一分離凸柱中有一導(dǎo)孔，該導(dǎo)孔的一端與該感測(cè)構(gòu)件的該外引導(dǎo)線電性 連接。
4.如權(quán)利要求2所述的感測(cè)元件結(jié)構(gòu)，其中該立環(huán)構(gòu)件至少包括一獨(dú)立立環(huán)以及至少 一個(gè)分離凸柱，每一分離凸柱的一端與該感測(cè)構(gòu)件的該外引導(dǎo)線電性連接。
5.如權(quán)利要求2所述的感測(cè)元件的結(jié)構(gòu)，其中該立環(huán)構(gòu)件中包括至少一導(dǎo)孔，該至少 一導(dǎo)孔的一端與該感測(cè)構(gòu)件的該外引導(dǎo)線電性連接，并且該至少一導(dǎo)孔與該立環(huán)構(gòu)件之間有一電性隔離層。
6.如權(quán)利要求1所述的感測(cè)元件結(jié)構(gòu)，該感測(cè)元件結(jié)構(gòu)與一蓋板之間經(jīng)由導(dǎo)電材質(zhì)整 合為一封裝元件。
7.如權(quán)利要求6所述的感測(cè)元件結(jié)構(gòu)，其中該蓋板包括有集成電路元件。
8.如權(quán)利要求3所述的感測(cè)元件結(jié)構(gòu)，其中該立環(huán)構(gòu)件的一外部表面上還包括一密封墊與至少一信號(hào)墊。
9.如權(quán)利要求8所述的感測(cè)元件結(jié)構(gòu)，其中該至少一信號(hào)墊分布于該至少一導(dǎo)孔的另一端的上方。
10.如權(quán)利要求4所述的感測(cè)元件結(jié)構(gòu)，其中該獨(dú)立立環(huán)的一外部表面上還包括一密 封墊，并且每一分離凸柱的一上表面的上方還包括一信號(hào)墊，該信號(hào)墊位于該導(dǎo)孔的另一 端的上方。
11.如權(quán)利要求5所述的感測(cè)元件結(jié)構(gòu)，其中該獨(dú)立立環(huán)的一上表面的上方還包括一 密封墊，并且每一分離凸柱的一上表面的上方還包括一信號(hào)墊。
12.如權(quán)利要求6所述的感測(cè)元件結(jié)構(gòu)，其中該導(dǎo)電材質(zhì)至少包括一密封墊，以及至少一信號(hào)墊。
13.—種感測(cè)元件的制造方法，該制造方法包含制作一質(zhì)量晶片構(gòu)件，使該質(zhì)量晶片構(gòu)件具有一圖案化的上表面，并且該上表面上方 備有多個(gè)第一觸接金屬；制作一基板晶片構(gòu)件，使該基板晶片構(gòu)件的一上表面上方具有多個(gè)第二觸接金屬； 翻轉(zhuǎn)該質(zhì)量晶片構(gòu)件后，鉗緊并陽(yáng)極接合該基板晶片構(gòu)件，以組裝成一元件晶片；以及 該元件晶片進(jìn)行一種氧化層移除過程，且于該質(zhì)量晶片構(gòu)件的一中央?yún)^(qū)域形成一感測(cè) 構(gòu)件于該基板晶片構(gòu)件的該上表面上方，并保留該質(zhì)量晶片構(gòu)件的一外環(huán)區(qū)域，以形成一 立環(huán)構(gòu)件于該感測(cè)構(gòu)件的四周。
14.如權(quán)利要求13所述的感測(cè)元件的制造方法，其中，該元件晶片進(jìn)行該氧化層移除過程后，經(jīng)由一曝光顯影的蝕刻工藝中，來(lái)形成該感測(cè)構(gòu)件與該立環(huán)構(gòu)件的幾何形狀。
15.如權(quán)利要求13所述的感測(cè)元件的制造方法，其中，該立環(huán)構(gòu)件與該感測(cè)構(gòu)件之間 由該多個(gè)第二觸接金屬電性連接。
16.如權(quán)利要求14所述的感測(cè)元件的制造方法，該制造方法還包括執(zhí)行執(zhí)行一金屬凸 塊工藝，該金屬凸塊工藝將一金屬導(dǎo)電層加載于該質(zhì)量晶片構(gòu)件的一上表面的上方，并于 該立環(huán)構(gòu)件的一上表面的上方圖案與蝕刻出一密封墊以及至少一信號(hào)墊。
17.如權(quán)利要求16所述的感測(cè)元件的制造方法，該制造方法還包括在該密封墊以及該 至少一信號(hào)墊形成之前，在該至少一信號(hào)墊的下方形成至少一導(dǎo)孔，以及填入導(dǎo)電材料于 該至少一導(dǎo)孔。
18.如權(quán)利要求16所述的感測(cè)元件的制造方法，該制造方法還包括以一曝光顯影的工 藝以及一蝕刻方式，將該立環(huán)構(gòu)件圖案出一獨(dú)立立環(huán)與至少一個(gè)分離凸柱。
19.如權(quán)利要求18所述的感測(cè)元件的制造方法，該制造方法還包括在在該至少一信號(hào) 墊的下方形成至少一導(dǎo)孔，以及填入導(dǎo)電材料于該至少一導(dǎo)孔，并且導(dǎo)電材料填入于該至 少一導(dǎo)孔之前，先加載一絕緣層材料層以電性隔離該導(dǎo)電材料。
20.如權(quán)利要求16所述的感測(cè)元件的制造方法，其中該元件晶片與一蓋板之間采用全 晶片一次接合格式，經(jīng)由導(dǎo)電材質(zhì)組裝成一封裝元件。
21.如權(quán)利要求20所述的感測(cè)元件的制造方法，其中該元件晶片與該蓋板在組裝成該 封裝元件之前，先將該蓋板的內(nèi)部信號(hào)線路與該至少一信號(hào)墊上下對(duì)齊排列，并且將該蓋 板的一密封墊與該立環(huán)構(gòu)件的上表面上方的該密封墊上下對(duì)齊排列后，再鉗緊該感測(cè)元件 與該蓋板。
全文摘要
一種感測(cè)元件結(jié)構(gòu)，包含一基板、一感測(cè)構(gòu)件、至少一外引導(dǎo)線、以及一立環(huán)構(gòu)件。此基板有一上表面，此感測(cè)構(gòu)件、此外引導(dǎo)線、以及此立環(huán)構(gòu)件位于此上表面上。此感測(cè)構(gòu)件位于此上表面的一中央?yún)^(qū)域，并且此立環(huán)構(gòu)件圍繞在此感測(cè)構(gòu)件的四周。此感測(cè)構(gòu)件與此立環(huán)構(gòu)件之間由此至少一外引導(dǎo)線作電性連接。
文檔編號(hào)B81B3/00GK101987719SQ20091016444
公開日2011年3月23日 申請(qǐng)日期2009年8月3日 優(yōu)先權(quán)日2009年8月3日
發(fā)明者何宗哲, 林靖淵, 潘力齊, 許郁文, 陳士, 陳榮泰 申請(qǐng)人:財(cái)團(tuán)法人工業(yè)技術(shù)研究院