專利名稱：可整合半導(dǎo)體制程的微結(jié)構(gòu)制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種微結(jié)構(gòu)制造方法，具體涉及一種可整合半導(dǎo)體制程的 微結(jié)構(gòu)制造方法，其能有效避免微結(jié)構(gòu)及金屬不當(dāng)侵蝕破壞。
背景技術(shù)：
現(xiàn)有半導(dǎo)體微機電系統(tǒng)包含各種不同的半導(dǎo)體微型結(jié)構(gòu)，例如不可 動的探針、流道、孔穴結(jié)構(gòu)，或是一些可動的彈簧、連桿、齒輪(剛體運 動或是撓性形變)等結(jié)構(gòu)。
將上述不同的結(jié)構(gòu)和相關(guān)的半導(dǎo)體電路相互整合，即可構(gòu)成各種不同 的半導(dǎo)體應(yīng)用；藉由制造方法提升微機械結(jié)構(gòu)各種不同的功能，是未來半 導(dǎo)體微機電系統(tǒng)的關(guān)鍵指針，也是未來進(jìn)一步研究芯片時的嚴(yán)峻挑戰(zhàn)；若 能研發(fā)改進(jìn)習(xí)知的技術(shù)，未來的發(fā)展性實無法預(yù)估。
目前制作微機電傳感器及致動器系統(tǒng)皆需要在硅基層上制作出懸浮 式結(jié)構(gòu)；前述制程必須采用了先進(jìn)的半導(dǎo)體技術(shù)，例如濕蝕刻、干蝕刻 和犧牲層(sacrificial layer)去除等微機電專用作業(yè)。
濕蝕刻是一種快速有效蝕刻，而且不致蝕刻其它材料的蝕刻劑 (etchant)，因此，通常濕蝕刻對不同材料會具有相當(dāng)高的選擇性 (selectivity)。然而，除了結(jié)晶方向可能影響蝕刻速率外，由于化學(xué)反 應(yīng)并不會對特定方向有任何的偏好，因此濕蝕刻本質(zhì)上乃是一種等向性蝕 刻(isotropic etching)。等向性蝕刻意味著，濕蝕刻不但會在縱向進(jìn)行蝕刻，而且也會有橫向的蝕刻效果。橫向蝕刻會導(dǎo)致所謂側(cè)蝕(undercut) 的現(xiàn)象發(fā)生。
相反的，在干蝕刻(電漿蝕刻)中，電漿是一種部分解離的氣體，干蝕 刻最大優(yōu)點即是非等向性蝕刻(anisotropic etching)。然而，干蝕刻的 選擇性卻比濕蝕刻來得低(因為干蝕刻的蝕刻機制基本上是一種物理交互 作用；因此離子的撞擊不但可以移除被蝕刻的薄膜，也同時會移除屏蔽)。
現(xiàn)有在一硅基層上表面形成至少一 內(nèi)具微機電結(jié)構(gòu)的絕緣層，微機電 結(jié)構(gòu)包含至少一微結(jié)構(gòu)與多個金屬電路，前述現(xiàn)有結(jié)構(gòu)進(jìn)一步分析，仍存 在下列問題
問題一現(xiàn)有絕緣層上設(shè)有金屬連接層，金屬連接層與金屬電路電性 鏈接，當(dāng)絕緣層進(jìn)行蝕刻時，不受保護(hù)的金屬連接層將因受侵蝕而使結(jié)構(gòu) 遭受破壞，故如何有效保護(hù)金屬連接層避免遭受不當(dāng)侵蝕為目前極欲解決 的重點所在。
問題二現(xiàn)有微結(jié)構(gòu)進(jìn)行蝕刻時，蝕刻液將直接侵蝕不受保護(hù)的微結(jié) 構(gòu)而使結(jié)構(gòu)遭受破壞，故如何有效保護(hù)微結(jié)構(gòu)避免遭受不當(dāng)侵蝕為目前極 欲解決的重點所在。
問題三現(xiàn)有微機電結(jié)構(gòu)必須采用光罩(mask)，方能進(jìn)行精密蝕刻技 術(shù)，但隨著微機電技術(shù)的設(shè)計愈來愈精細(xì)，造成光罩的制造愈來愈不容易， 如此不但增加生產(chǎn)成本，故如何采用替代性光罩即可進(jìn)行精密蝕刻為目前 極欲解決的重點所在。
而為了能夠有效解決前述相關(guān)議題，本發(fā)明創(chuàng)作人基于過去在微機電 (Microelectric Machanic System, MEMS)領(lǐng)域所累積的研發(fā)技術(shù)與經(jīng)驗，于數(shù)次試驗及多方嘗試后，終于發(fā)展出一種可整合半導(dǎo)體制程的微結(jié)構(gòu)制 造方法。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種可整合半導(dǎo)體制程的微結(jié)構(gòu) 制造方法，它可以有效避免與外部連接的金屬連接層遭受不當(dāng)蝕刻，能夠 有效避免微結(jié)構(gòu)暴露遭受不當(dāng)侵蝕，及大幅簡化光罩所需的精密度需求進(jìn) 而降低整體成本。
為了解決以上技術(shù)問題，本發(fā)明的第一種可整合半導(dǎo)體制程的微結(jié) 構(gòu)制造方法包括如下步驟在一硅基層上表面形成絕緣層，絕緣層包含至 少一微結(jié)構(gòu)與多個金屬電路,絕緣層成型一與金屬電路及外部導(dǎo)體電性連 結(jié)的金屬連接層，金屬連接層外露于絕緣層表面上受一保護(hù)層覆蓋進(jìn)行蝕 刻。
本發(fā)明的第二種可整合半導(dǎo)體制程的微結(jié)構(gòu)制造方法包括如下步 驟在一硅基層上成型一絕緣層，絕緣層具有至少一微結(jié)構(gòu)及多個金屬電 路，讓微結(jié)構(gòu)及金屬電路受絕緣層包覆，絕緣層上成型一與金屬電路電性 鏈接的金屬連接層，絕緣層表面沉積一保護(hù)層，使外露于絕緣層表面的金 屬連接層受保護(hù)層覆蓋進(jìn)行蝕刻;微結(jié)構(gòu)周側(cè)設(shè)有多個被保護(hù)層覆蓋的金 屬堆棧層；微結(jié)構(gòu)及金屬堆棧層蝕刻去除表面沉積的保護(hù)層；金屬堆棧層 進(jìn)行蝕刻去除形成貫通絕緣層的蝕刻空間;硅基層正面進(jìn)行蝕刻形成尚未 貫通硅基層的蝕刻空間，保護(hù)層上設(shè)置一保護(hù)蓋，硅基層背面進(jìn)行蝕刻去 除形成貫通絕緣層的蝕刻空間，讓硅基層的蝕刻空間與絕緣層的蝕刻空間 相互連貫通，令微結(jié)構(gòu)形成懸浮狀態(tài)；以及保護(hù)蓋進(jìn)行切割，使金屬連接層上的保護(hù)層不受保護(hù)蓋遮蔽，對金屬連接層上的保護(hù)層進(jìn)行蝕刻去除， 讓金屬連接層外露于絕緣層表面,使外部導(dǎo)體透過與金屬連接層電性連結(jié) 后，令金屬電路透過打線與外部接合傳輸訊號。
本發(fā)明的第三種可整合半導(dǎo)體制程的微結(jié)構(gòu)制造方法包括如下步驟: 在一硅基層上成型一絕緣層，絕緣層具有至少一微結(jié)構(gòu)及多個金屬電路， 讓微結(jié)構(gòu)及金屬電路受絕緣層包覆，絕緣層上成型一與金屬電路電性鏈接 的金屬連接層，絕緣層表面沉積一保護(hù)層，使外露于絕緣層表面的金屬連 接層受保護(hù)層覆蓋進(jìn)行蝕刻;微結(jié)構(gòu)周側(cè)設(shè)有多個被保護(hù)層覆蓋的金屬堆 棧層；微結(jié)構(gòu)及金屬堆棧層蝕刻去除表面沉積的保護(hù)層；金屬堆桟層進(jìn)行 蝕刻去除形成貫通絕緣層的蝕刻空間;經(jīng)絕緣層的蝕刻空間對硅基層進(jìn)行 蝕刻分離硅基層形成蝕刻空間，令微結(jié)構(gòu)形成懸浮狀態(tài)；以及保護(hù)層上設(shè) 置一保護(hù)蓋，保護(hù)蓋進(jìn)行切割，使金屬連接層上的保護(hù)層不受保護(hù)蓋遮蔽， 對金屬連接層上的保護(hù)層進(jìn)行蝕刻去除，讓金屬連接層外露于絕緣層表 面，使外部導(dǎo)體透過與金屬連接層電性連結(jié)后，令金屬電路透過打線與外 部接合傳輸訊號。
本發(fā)明的第四種可整合半導(dǎo)體制程的微結(jié)構(gòu)制造方法包括如下步驟 在一硅基層上成型一具微結(jié)構(gòu)的絕緣層;微結(jié)構(gòu)周側(cè)設(shè)有多個被保護(hù)層覆 蓋的金屬堆棧層；金屬堆棧層進(jìn)行蝕刻去除形成貫通絕緣層的蝕刻空間； 以及硅基層正面進(jìn)行蝕刻形成尚未貫通硅基層的蝕刻空間，保護(hù)層上設(shè)置 一保護(hù)蓋，硅基層背面進(jìn)行蝕刻去除形成貫通硅基層的蝕刻空間，讓硅基 層的蝕刻空間與絕緣層的蝕刻空間相互連貫通，令微結(jié)構(gòu)形成懸浮狀態(tài)。
本發(fā)明的第五種可整合半導(dǎo)體制程的微結(jié)構(gòu)制造方法包括如下步驟在一硅基層上成型一具微結(jié)構(gòu)的絕緣層;微結(jié)構(gòu)周側(cè)設(shè)有多個被保護(hù)層覆 蓋的金屬堆棧層；金屬堆棧層進(jìn)行蝕刻去除形成貫通絕緣層的蝕刻空間； 以及經(jīng)絕緣層的蝕刻空間對硅基層進(jìn)行蝕刻分離硅基層形成蝕刻空間，令 微結(jié)構(gòu)形成懸浮狀態(tài)。
本發(fā)明的可整合半導(dǎo)體制程的微結(jié)構(gòu)制造方法可獲得下述功效 金屬連接層受保護(hù)層保護(hù)進(jìn)行蝕刻，讓蝕刻液無法直接侵蝕金屬連 接層，避免金屬連接層遭受破壞，最后再藉由蝕刻保護(hù)層使外部導(dǎo)體透過 與金屬連接層電性連結(jié)后，令金屬電路透過打線與外部接合進(jìn)行訊號傳 輸。
微結(jié)構(gòu)受絕緣層保護(hù)進(jìn)行蝕刻，無論是采用由上而下蝕刻或由下而 上蝕刻，蝕刻液皆無法直接侵蝕微結(jié)構(gòu)，避免微結(jié)構(gòu)的金屬暴露遭受破壞 并產(chǎn)生污染機臺腔體的金屬顆粒。
保護(hù)層及保護(hù)蓋遮蔽取代精密光罩效果進(jìn)行蝕刻，使微結(jié)構(gòu)達(dá)到懸 浮，以及金屬連接層上的保護(hù)層被移除，進(jìn)而減輕使用光罩耗費的成本； 且保護(hù)蓋進(jìn)行切割時，金屬連接層將受保護(hù)層保護(hù)免于割傷破損，另保護(hù) 蓋的設(shè)置將對硅基層與絕緣層進(jìn)行支撐對抗應(yīng)力，進(jìn)而避免受力破碎提升 制程良率。


下面結(jié)合附圖和具體實施方式
對本發(fā)明作進(jìn)一步詳細(xì) 明。 圖1至圖13是本發(fā)明的微結(jié)構(gòu)制造方法示意圖。
圖中附圖標(biāo)記為10、硅基層；101、蝕刻空間；11、上表面；20、 絕緣層；201、蝕刻空間；21、微結(jié)構(gòu)；22、金屬電路；23、互補式金屬氧化半導(dǎo)體電路層；24、金屬難棧層；30、金屬連接層；40、第一保護(hù) 層；50、第二保護(hù)層；60、保護(hù)蓋；70、黏著層70。
具體實施例方式
本發(fā)明實施例請參閱圖1至圖13所示，本發(fā)明可整合半導(dǎo)體制程的
微結(jié)構(gòu)制造方法詳細(xì)說明如下
請參閱圖1所示，首先在一硅基層10上表面11成型一絕緣層20， 絕緣層20可為二氧化硅，絕緣層20具有至少一微結(jié)構(gòu)(Microstructure) 21、多個金屬電路22及多個互補式金屬氧化半導(dǎo)體(Complementary Metal-Oxide-Semiconductor, CMOS)電路層23，微結(jié)構(gòu)21、金屬電路 22及互補式金屬氧化半導(dǎo)體電路層23分別受絕緣層20包覆。
微結(jié)構(gòu)21周側(cè)設(shè)有金屬堆棧層24，金屬堆棧層24由鋁銅合金、鴇 或鈦等金屬交互堆棧而成，金屬堆棧層24外露是用來蝕刻所需空間，金 屬堆棧層24采用能被蝕刻液侵蝕的材質(zhì)，前述微結(jié)構(gòu)21受絕緣層20包 覆下并未與金屬堆棧層24接觸。
絕緣層20表面成型一與金屬電路22電性鏈接的金屬連接層30，金 屬連接層30外露可用來與外部導(dǎo)體電性鏈接，讓金屬電路22與外部導(dǎo)體 進(jìn)行訊號鏈接。
絕緣層20在標(biāo)準(zhǔn)半導(dǎo)體制程的最后于表面沉積一為鈍化材質(zhì)的第一 保護(hù)層40，第一保護(hù)層40采用電漿輔助化學(xué)氣相沉積(Plasma-Enhanced CVD， PECVD)、常壓化學(xué)氣相沉積(Atmospheric Pressure CVD， APCVD) 或低壓化學(xué)氣相沉積(Low-Pressure CVD， LPCVD)等技術(shù)進(jìn)行沉積，第一 保護(hù)層40由一氮化物(nitride)層及一氧化物(oxide)層所組成，接著利用曝光、顯影及蝕刻等技術(shù)使得特定區(qū)域外露而不受第一保護(hù)層40覆蓋， 前述特定區(qū)域包含金屬堆棧層24表面、金屬連接層30表面及包覆微結(jié)構(gòu) 21的絕緣層20的表面。
請參閱圖2所示，絕緣層20于表面沉積一為氧化材質(zhì)的第二保護(hù)層 50，第二保護(hù)層50采用電漿輔助化學(xué)氣相沉積(Plasma-Enhanced CVD， PECVD)、常壓化學(xué)氣相沉積(Atmospheric Pressure CVD， APCVD)或低壓 化學(xué)氣相沉積(Low-Pressure CVD， LPCVD)等技術(shù)進(jìn)行沉積，使外露于絕 緣層20表面的金屬堆棧層24、金屬連接層30及第一保護(hù)層40分別受第 二保護(hù)層50覆蓋。
請參閱圖3所示，對金屬堆棧層24表面的第二保護(hù)層50及包覆微結(jié) 構(gòu)21的絕緣層20表面的第二保護(hù)層50進(jìn)行蝕刻去除。
請參閱圖4所示，對金屬堆棧層24蝕刻(采用濕蝕刻或干蝕刻)，去 除金屬堆棧層24進(jìn)而形成貫通絕緣層20的蝕刻空間201，且于蝕刻過程 中，仍被第二保護(hù)層50覆蓋的部份，將受第二保護(hù)層50作為蝕刻光罩保 護(hù)避免遭受侵蝕，以及受絕緣層20包覆的微結(jié)構(gòu)21也將避免遭受侵蝕。
請參閱圖5所示，利用絕緣層20對硅基層10的高蝕刻選擇比，對相 對絕緣層20的蝕刻空間201的硅基層10正面進(jìn)行蝕刻(采用深活性離子 蝕刻Deep Reactive Ion Etching, DRIE)，去除局部硅基層10，進(jìn)而形 成尚未貫通硅基層10的蝕刻空間101，且于蝕刻過程中，仍被第二保護(hù) 層50覆蓋的部份，將受第二保護(hù)層50作為蝕刻光罩保護(hù)避免遭受侵蝕， 以及受絕緣層20包覆的微結(jié)構(gòu)21也將避免遭受侵蝕。
請參閱圖6所示，第二保護(hù)層50上設(shè)置一為玻璃或為硅晶圓的保護(hù)蓋60，保護(hù)蓋60與第二保護(hù)層50之間透過一黏著層70結(jié)合，且保護(hù)蓋 60與第二保護(hù)層50彼此相距一特定距離，保護(hù)蓋60于表面設(shè)置一層環(huán) 氧化物(印oxy)，保護(hù)蓋60透過環(huán)氧化物彈性緩沖封裝壓力避免損壞，硅 基層10與絕緣層20受保護(hù)蓋60支撐下，使硅基層10與絕緣層20于運 送時將避免受力破裂碎掉，因制程所需硅基層10必須磨薄到300um以下， 磨薄將會因應(yīng)力產(chǎn)生翹曲，如不使用保護(hù)蓋60作為支撐將容易破裂碎掉， 一旦損毀將宣告制程失敗，造成制程良率因此降低。
請參閱圖7所示，對相對絕緣層20的蝕刻空間201的硅基層10由背 面進(jìn)行蝕刻(采用深活性離子蝕刻或濕蝕刻)，去除局部硅基層10，使蝕 刻空間101貫通硅基層10，讓硅基層10的蝕刻空間101與絕緣層20的 蝕刻空間201相互連貫通，令微結(jié)構(gòu)21形成懸浮狀態(tài)；前述微結(jié)構(gòu)21 受絕緣層20包覆下，除了作為深活性離子蝕刻光罩，更可避免微結(jié)構(gòu)21 內(nèi)部的金屬電路22裸露蝕刻濺出污染機臺腔體的金屬顆粒。
請參閱圖8所示，切割保護(hù)蓋60，使金屬連接層30上的第二保護(hù)層 50不受保護(hù)蓋60遮蔽，保護(hù)蓋60作為蝕刻光罩對特定區(qū)域進(jìn)行蝕刻去 除。
請參閱圖9所示，保護(hù)蓋60于切割時，金屬連接層30于第二保護(hù)層 50保護(hù)下，將避免金屬連接層30遭受割傷，對金屬連接層30上的第二 保護(hù)層50進(jìn)行蝕刻，讓金屬連接層30外露于絕緣層20表面，且于蝕刻 過程中，微結(jié)構(gòu)21受 緣層20及保護(hù)蓋60保護(hù)避免遭受侵蝕，以及絕 緣層20透過表面特定區(qū)域的第一保護(hù)層40進(jìn)行蝕刻，利用氧化層與氮化 層的蝕刻選擇比，讓特定區(qū)域透過第一保護(hù)層40保護(hù)避免遭受侵蝕，使外部導(dǎo)體透過與金屬連接層30電性連結(jié)后，令金屬電路22透過打線與外 部接合進(jìn)行傳輸訊號。
下列圖10至圖13為圖6至圖9的另一實施態(tài)樣
請參閱圖IO所示，采用等向性干蝕刻或濕蝕刻沿著硅基層10晶格面 蝕刻分離硅基層10形成蝕刻空間101，令微結(jié)構(gòu)21形成懸浮狀態(tài)，或是， 采用深活性離子蝕刻不長側(cè)壁保護(hù)的參數(shù)，對硅基層10的蝕刻空間101 進(jìn)行蝕刻分離硅基層10形成蝕刻空間101，令微結(jié)構(gòu)21形成懸浮狀態(tài)， 前述微結(jié)構(gòu)21受絕緣層20包覆下，除了作為蝕刻光罩，更可避免微結(jié)構(gòu) 21內(nèi)部的金屬電路22裸露蝕刻濺出污染機臺腔體的金屬顆粒。
請參閱圖11所示，第二保護(hù)層50上設(shè)置一為玻璃或為硅晶圓的保護(hù) 蓋60，保護(hù)蓋60與第二保護(hù)層50之間透過一黏著層70結(jié)合，且保護(hù)蓋 60與第二保護(hù)層50彼此相距一特定距離，保護(hù)蓋60于表面設(shè)置一層環(huán) 氧化物(印oxy)，保護(hù)蓋60透過環(huán)氧化物彈性緩沖封裝壓力避免損壞，硅 基層10與絕緣層20受保護(hù)蓋60支撐下，使硅基層10與絕緣層20于運 送時將避免受力破裂碎掉，因制程所需硅基層10必須磨薄到300um以下， 磨薄將會因應(yīng)力產(chǎn)生翹曲，如不使用保護(hù)蓋60作為支撐將容易破裂碎掉， 一旦損毀將宣告制程失敗，造成制程良率因此降低。
請參閱圖12所示，切割保護(hù)蓋60，使金屬連接層30上的第二保護(hù) 層50不受保護(hù)蓋60遮蔽，保護(hù)蓋60作為蝕刻光罩對特定區(qū)域進(jìn)行蝕刻 去除。
請參閱圖13所示，保護(hù)蓋60于切割時，金屬連接層30于第二保護(hù) 層50保護(hù)下，將避免金屬連接層30遭受割傷，對金屬連接層30上的第二保護(hù)層50進(jìn)行蝕刻，讓金屬連接層30外露于絕緣層20表面，且于蝕 刻過程中，微結(jié)構(gòu)21受絕緣層20及保護(hù)蓋60保護(hù)避免遭受侵蝕，以及 絕緣層20透過表面特定區(qū)域的第一保護(hù)層40進(jìn)行蝕刻,利用氧化層與氮 化層的蝕刻選擇比，讓特定區(qū)域透過第一保護(hù)層40保護(hù)避免遭受侵蝕， 使外部導(dǎo)體透過與金屬連接層30電性連結(jié)后，令金屬電路22透過打線與 外部接合進(jìn)行傳輸訊號。
權(quán)利要求
1、一種可整合半導(dǎo)體制程的微結(jié)構(gòu)制造方法；其特征在于，包括下述步驟在一硅基層上成型一絕緣層，所述絕緣層具有至少一微結(jié)構(gòu)及多個金屬電路，讓所述微結(jié)構(gòu)及金屬電路受所述絕緣層包覆，所述絕緣層上成型一與所述金屬電路電性鏈接的金屬連接層，所述絕緣層表面沉積一保護(hù)層，使外露于所述絕緣層表面的所述金屬連接層受所述保護(hù)層覆蓋進(jìn)行蝕刻。
2、 如權(quán)利要求1所述的可整合半導(dǎo)體制程的微結(jié)構(gòu)制造方法，其特 征在于，所述微結(jié)構(gòu)周側(cè)設(shè)有多個被所述保護(hù)層覆蓋的金屬堆棧層； 所述微結(jié)構(gòu)及所述金屬堆棧層蝕刻去除表面沉積的保護(hù)層； 所述金屬堆棧層進(jìn)行蝕刻去除形成貫通所述絕緣層的蝕刻空間；以及 所述硅基層正面進(jìn)行蝕刻形成尚未貫通所述硅基層的蝕刻空間，所述 保護(hù)層上設(shè)置一保護(hù)蓋，所述硅基層背面進(jìn)行蝕刻去除形成貫通所述硅基 層的蝕刻空間，讓所述硅基層的蝕刻空間與所述絕緣層的蝕刻空間相互連 貫通，令所述微結(jié)構(gòu)形成懸浮狀態(tài)。
3、 如權(quán)利要求2所述的可整合半導(dǎo)體制程的微結(jié)構(gòu)制造方法，其特 征在于，所述保護(hù)蓋進(jìn)行切割，使所述金屬連接層上的保護(hù)層不受所述保 護(hù)蓋遮蔽，對所述金屬連接層上的保護(hù)層進(jìn)行蝕刻去除，讓所述金屬連接 層外露于所述絕緣層表面，使外部導(dǎo)體透過與所述金屬連接層電性連結(jié) 后，令所述金屬電路透過打線與外部接合傳輸訊號。
4、 如權(quán)利要求1所述的可整合半導(dǎo)體制程的微結(jié)構(gòu)制造方法，其特 征在于，所述微結(jié)構(gòu)周側(cè)設(shè)有多個被所述保護(hù)層覆蓋的金屬堆棧層； 所述微結(jié)構(gòu)及所述金屬堆棧層蝕刻去除表面沉積的保護(hù)層； 所述金屬堆棧層進(jìn)行蝕刻去除形成貫通所述絕緣層的蝕刻空間；以及 經(jīng)所述絕緣層的蝕刻空間對所述硅基層進(jìn)行蝕刻分離所述硅基層形 成蝕刻空間，令所述微結(jié)構(gòu)形成懸浮狀態(tài)。
5、 如權(quán)利要求4所述的可整合半導(dǎo)體制程的微結(jié)構(gòu)制造方法，其特 征在于，所述保護(hù)層上設(shè)置一保護(hù)蓋，所述保護(hù)蓋進(jìn)行切割，使所述金屬 連接層上的保護(hù)層不受該保護(hù)蓋遮蔽，對所述金屬連接層上的保護(hù)層進(jìn)行 蝕刻去除，讓所述金屬連接層外露于所述絕緣層表面，使外部導(dǎo)體透過與 所述金屬連接層電性連結(jié)后，令所述金屬電路透過打線與外部接合傳輸訊 號。
6、 一種可整合半導(dǎo)體制程的微結(jié)構(gòu)制造方法，其特征在于，包括下 述步驟在一硅基層上成型一絕緣層，所述絕緣層具有至少一微結(jié)構(gòu)及多個金 屬電路，讓所述微結(jié)構(gòu)及金屬電路受所述絕緣層包覆，所述絕緣層上成型 一與所述金屬電路電性鏈接的金屬連接層，所述絕緣層表面沉積一保護(hù) 層，使外露于所述絕緣層表面的所述金屬連接層受所述保護(hù)層覆蓋進(jìn)行蝕 刻；所述微結(jié)構(gòu)周側(cè)設(shè)有多個被所述保護(hù)層覆蓋的金屬堆棧層； 所述微結(jié)構(gòu)及所述金屬堆桟層蝕刻去除表面沉積的保護(hù)層；所述金屬堆棧層進(jìn)行蝕刻去除形成貫通所述絕緣層的蝕刻空間；所述硅基層正面進(jìn)行蝕刻形成尚未貫通所述硅基層的蝕刻空間，所述 保護(hù)層上設(shè)置一保護(hù)蓋，所述硅基層背面進(jìn)行蝕刻去除形成貫通所述絕緣 層的蝕刻空間，讓所述硅基層的蝕刻空間與所述絕緣層的蝕刻空間相互連 貫通，令所述微結(jié)構(gòu)形成懸浮狀態(tài)；以及所述保護(hù)蓋進(jìn)行切割，使所述金屬連接層上的保護(hù)層不受所述保護(hù)蓋 遮蔽，對所述金屬連接層上的保護(hù)層進(jìn)行蝕刻去除，讓所述金屬連接層外 露于所述絕緣層表面，使外部導(dǎo)體透過與所述金屬連接層電性連結(jié)后，令 所述金屬電路透過打線與外部接合傳輸訊號。
7、 一種可整合半導(dǎo)體制程的微結(jié)構(gòu)制造方法，其特征在于，包括下 述步驟在一硅基層上成型一絕緣層，所述絕緣層具有至少一微結(jié)構(gòu)及多個金 屬電路，讓所述微結(jié)構(gòu)及金屬電路受所述絕緣層包覆，所述絕緣層上成型 一與所述金屬電路電性鏈接的金屬連接層，所述絕緣層表面沉積一保護(hù) 層，使外露于所述絕緣層表面的所述金屬連接層受所述保護(hù)層覆蓋進(jìn)行蝕刻； 所述微結(jié)構(gòu)周側(cè)設(shè)有多個被所述保護(hù)層覆蓋的金屬堆棧層； 所述微結(jié)構(gòu)及所述金屬堆棧層蝕刻去除表面沉積的保護(hù)層； 所述金屬堆棧層進(jìn)行蝕刻去除形成貫通所述絕緣層的蝕刻空間； 經(jīng)所述絕緣層的蝕刻空間對所述硅基層進(jìn)行蝕刻分離所述硅基層形 成蝕刻空間，令所述微結(jié)構(gòu)形成懸浮狀態(tài)；以及所述保護(hù)層上設(shè)置一保護(hù)蓋，所述保護(hù)蓋進(jìn)行切割，使所述金屬連接層上的保護(hù)層不受所述保護(hù)蓋遮蔽，對所述金屬連接層上的保護(hù)層進(jìn)行蝕 刻去除，讓所述金屬連接層外露于所述絕緣層表面，使外部導(dǎo)體透過與所 述金屬連接層電性連結(jié)后，令所述金屬電路透過打線與外部接合傳輸訊 號。
8、 一種可整合半導(dǎo)體制程的微結(jié)構(gòu)制造方法，其特征在于，包括下 述步驟在一硅基層上成型一具微結(jié)構(gòu)的絕緣層； 所述微結(jié)構(gòu)周側(cè)設(shè)有多個被所述保護(hù)層覆蓋的金屬堆棧層； 所述金屬堆棧層進(jìn)行蝕刻去除形成貫通所述絕緣層的蝕刻空間；以及 所述硅基層正面進(jìn)行蝕刻形成尚未貫通所述硅基層的蝕刻空間，所述 保護(hù)層上設(shè)置一保護(hù)蓋，所述硅基層背面進(jìn)行蝕刻去除形成貫通所述硅基 層的蝕刻空間，讓所述硅基層的蝕刻空間與所述絕緣層的蝕刻空間相互連 貫通，令所述微結(jié)構(gòu)形成懸浮狀態(tài)。
9、 一種可整合半導(dǎo)體制程的微結(jié)構(gòu)制造方法，其特征在于，包括下 述步驟在一硅基層上成型一具微結(jié)構(gòu)的絕緣層； 所述微結(jié)構(gòu)周側(cè)設(shè)有多個被所述保護(hù)層覆蓋的金屬堆棧層； 所述金屬堆棧層進(jìn)行蝕刻去除形成貫通所述絕緣層的蝕刻空間；以及 經(jīng)所述絕緣層的蝕刻空間對所述硅基層進(jìn)行蝕刻分離所述硅基層形 成蝕刻空間，令所述微結(jié)構(gòu)形成懸浮狀態(tài)。
全文摘要
本發(fā)明公開了一種可整合半導(dǎo)體制程的微結(jié)構(gòu)制造方法，在一硅基層上表面形成一絕緣層，絕緣層設(shè)有彼此獨立的至少一微結(jié)構(gòu)與多個金屬電路，微結(jié)構(gòu)與金屬電路受絕緣層包覆進(jìn)行蝕刻，絕緣層成型一與金屬電路及外部導(dǎo)體電性連結(jié)的金屬連接層，金屬連接層外露于該絕緣層表面上受一保護(hù)層覆蓋進(jìn)行蝕刻，避免微結(jié)構(gòu)與金屬連接層遭受蝕刻液侵蝕破壞。
文檔編號B81C1/00GK101638213SQ20081014528
公開日2010年2月3日 申請日期2008年8月1日 優(yōu)先權(quán)日2008年8月1日
發(fā)明者劉政諺, 葉力墾, 陳曉翔 申請人:微智半導(dǎo)體股份有限公司