干膜、電器元件的鍍金屬方法和電路板的線路制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及印刷電路板生產(chǎn)制造領(lǐng)域，更具體而言，涉及一種干膜、一種電器元件的鍍金屬方法和一種電路板的線路制作方法。
【背景技術(shù)】
[0002]目前，干膜在電路板以及半導(dǎo)體等行業(yè)中被大量應(yīng)用。
[0003]干膜一般是由上保護層、下保護層和位于上保護層和下保護層之間的感光涂層樹脂層(即:光聚合單體層)構(gòu)成。圖11是一種干膜的示意圖。其中標號100表示干膜，標號101表示上保護層，標號102表示下保護層，標號103表示光聚合單體層。
[0004]其中，上保護層101和下保護層102—般是由聚酯、聚乙烯膜、聚對苯二甲酸等構(gòu)成，可在干膜100貼膜及顯影前對干膜100進行保護。光聚合單體層103是由光聚合單體、光聚合引發(fā)劑以及粘合劑構(gòu)成。這種光聚合單體層103的厚度在10?80微米之間，具有可光聚合性和堿溶解性。
[0005]干膜100在使用過程時，首先撕掉下保護層102，然后用貼干膜設(shè)備貼到需要保護的工件表面(即:電路板的板面上或半導(dǎo)體上，以電路板為例)。在貼干膜100的同時由設(shè)備自動撕掉下保護層102。下保護層102被撕掉后，光聚合單體層103就由設(shè)備貼到工件上，然后使用曝光設(shè)備對干膜100進行曝光，在曝光的過程中，對不需要曝光的部分使用擋光片擋住。這樣干膜100需要曝光的部分被曝光，不需要的曝光的部分由擋光片擋住而沒有曝光。曝光后的干膜100由于光聚合單體層103中具有光引發(fā)劑和光聚合劑，光引發(fā)劑在光的催化下引發(fā)光聚合劑進行交聯(lián)反應(yīng)，最終，在被曝光的區(qū)域，光聚合單體層103發(fā)生交聯(lián)反應(yīng)，交聯(lián)反應(yīng)生成物是不溶于碳酸鈉顯影液的，而未被曝光的區(qū)域，由于光聚合單體層103中有光聚合單體，這種光聚合單體沒有聚合，且這種光聚合單體中有可堿水解基團，會溶于一定濃度的碳酸鈉溶液，這個溶解過程叫做顯影，這種顯影一般行業(yè)內(nèi)都是使用2?5%的碳酸鈉溶液，而一旦光聚合單體層103曝光聚合后，這種顯影液就不能再溶解它了。應(yīng)當指出，在光聚合單體層103曝光后和顯影之前需撕掉上保護層101，然后進行顯影操作。經(jīng)過顯影后，在貼了干膜100的工件表面上，經(jīng)過曝光的區(qū)域會留有聚合后的干膜100，未經(jīng)過曝光的區(qū)域光聚合單體層被碳酸鈉顯影液溶解，未經(jīng)曝光的工件表面露了出來(即:顯影后的干膜100可以對工件進行選擇性的保護)。當干膜完成選擇性保護后，這種干膜可以被一定濃度的堿溶液溶解去除，這種堿溶液行業(yè)內(nèi)部一般是2?10%的氫氧化鈉溶液。在工件表面進行的整個流程可以理解為:貼膜一曝光一顯影一對顯影區(qū)蝕刻或電鍍或化學(xué)鍍等一退膜。在對顯影區(qū)進行操作時，由于曝光區(qū)仍處于保護狀態(tài)，因此不會受到影響。
[0006]在電路板(或半導(dǎo)體)的制作過程中，電路板的銅層板面上設(shè)置有鍍金屬區(qū)域，干膜可用于對鍍金屬區(qū)域進行鍍銅，使鍍金屬區(qū)域的鍍層厚度增加時，為了防止鍍金屬區(qū)域外側(cè)的鍍層厚度增加，則需要在整個銅層板面上貼干膜100，然后對鍍金屬區(qū)域外側(cè)進行曝光，然后顯影，顯影后鍍金屬區(qū)域就會露出，而鍍金屬區(qū)域外側(cè)會被曝光后的干膜蓋住而受到保護。顯影后的電路板進行鍍銅，在鍍銅的過程中，只有鍍金屬區(qū)域的厚銅增加，鍍金屬區(qū)域外側(cè)由于被干膜掩蓋銅厚則不會加厚。電路板上經(jīng)過氫氧化鈉溶液退膜，則會得到鍍金屬區(qū)域的厚銅增加，而鍍金屬區(qū)域外側(cè)的銅厚沒有發(fā)生變化的設(shè)計目的。
[0007]然而，目前這種干膜也存在著一個缺陷，以印刷電路板的電鍍?yōu)榱校旊娐钒宓你~層板面上設(shè)置有第一鍍金屬區(qū)域和第二鍍金屬區(qū)域，其中第一鍍金屬區(qū)域的所需鍍金屬層厚度為M，第二鍍金屬區(qū)域的所需鍍金屬層厚度為N，第一鍍金屬區(qū)域和第二鍍金屬區(qū)域外側(cè)仍然保持銅厚度不變，且M和N的厚度不同，M > N時，目前的干膜100就無法一次解決，需要先貼干膜100，經(jīng)過一系列操作使第一鍍金屬區(qū)域的銅層增厚M，然后退膜后再貼干膜100，再經(jīng)過一系列操作使第二鍍金屬區(qū)域的銅層增厚N，再經(jīng)退膜后完成整個流程。該流程不但流程復(fù)雜，成本高，而且在第二次貼干膜做第二鍍金屬區(qū)域時，已經(jīng)完成的第一鍍金屬區(qū)域處的銅層會受到污染等問題，而且，第一鍍金屬區(qū)域和第二鍍金屬區(qū)域的相對位置精度也會在3mil以上，導(dǎo)致制成的電路板的性能較差。

【發(fā)明內(nèi)容】

[0008]本發(fā)明旨在至少解決現(xiàn)有技術(shù)中存在的技術(shù)問題之一。
[0009]為此，本發(fā)明提供了一種干膜，結(jié)構(gòu)簡單、應(yīng)用單位廣，能夠滿足工件的板面上所需鍍金屬層厚度不同的多個鍍金屬區(qū)域只需一次貼膜，即可完成在各鍍金屬區(qū)域上鍍金屬的操作，并使各鍍金屬區(qū)域同時鍍至各自所需鍍金屬層厚度。
[0010]本發(fā)明第一方面的實施例提供了一種干膜，包括:上保護層；光聚合單體層，所述光聚合單體層包括至少兩種不同的光聚合單體；和下保護層；所述上保護層和所述下保護層貼合在所述光聚合單體層的兩側(cè)。
[0011]本發(fā)明提供的干膜結(jié)構(gòu)簡單，應(yīng)用范圍廣泛，能夠滿足工件的板面上所需鍍金屬層厚度不同的多個鍍金屬區(qū)域只需一次貼膜，即可完成在各鍍金屬區(qū)域上鍍金屬的操作，且各鍍金屬區(qū)域鍍金屬層后的相對位置精度不大于3mil，可使得制成的工件性能更穩(wěn)定，尤其適用于電路板以及半導(dǎo)體等行業(yè)中。
[0012]本發(fā)明第二方面的實施例提供了一種電器元件的鍍金屬方法，所述電器元件上設(shè)置有至少兩種所需鍍金屬層厚度不同的鍍金屬區(qū)域，包括:
[0013]102，將干膜貼合在所述電器元件的板面上，并覆蓋全部所述鍍金屬區(qū)域；
[0014]104，使覆蓋在全部所述鍍金屬區(qū)域外側(cè)的干膜或部分曝光聚合、覆蓋在所需鍍金屬層厚度值最大的所述鍍金屬區(qū)域上的干膜不曝光、覆蓋在其余所述鍍金屬區(qū)域上的干膜或部分曝光聚合；
[0015]106，對所需鍍金屬層厚度最大的所述鍍金屬區(qū)域上的干膜進行顯影處理，并在其上鍍一設(shè)定厚度的金屬層；
[0016]108，對未顯影的所述鍍金屬區(qū)域中的所需鍍金屬層厚度最大的所述鍍金屬區(qū)域上的干膜進行顯影處理，并在其上鍍又一設(shè)定厚度的金屬層；
[0017]1082，若電器元件上全部所需鍍金屬層厚度不同的所述鍍金屬區(qū)域僅為兩種，則使兩種所述鍍金屬區(qū)域同時鍍至各自的所需鍍金屬層厚度；
[0018]1084，若電器元件上全部所需鍍金屬層厚度不同的所述鍍金屬區(qū)域至少三種，則重復(fù)上述步驟108，直至全部所述鍍金屬區(qū)域上的干膜完成顯影處理，并使全部所述鍍金屬區(qū)域同時鍍至各自的所需鍍金屬層厚度；
[0019]110，去除所述電器元件上全部所述鍍金屬區(qū)域外側(cè)的干膜。
[0020]本發(fā)明提供的電器元件的鍍金屬方法，能夠滿足電器元件的板面上所需鍍金屬層厚度不同的多個鍍金屬區(qū)域只需一次貼膜，即可同時完成在各鍍金屬區(qū)域上鍍金屬的操作，而且各鍍金屬區(qū)域鍍金屬層后的相對位置精度不大于3mil，可使得制成的電器元件性能更穩(wěn)定，同時大幅度提高電器元件的生產(chǎn)效率。
[0021]本發(fā)明第三方面的實施例提供了一種電路板的線路制作方法，包括:
[0022]步驟208，對所述電路板的固定區(qū)上的干膜進行顯影處理，并在顯影后的所述固定區(qū)上鍍第一金屬；
[0023]步驟210，對所述電路板的布線線路上的干膜進行顯影處理，并在顯影后的所述布線線路上鍍第二金屬；
[0024]步驟212，對所述電路板的蝕刻線路上的干膜進行顯影處理，并蝕刻掉顯影后的所述蝕刻線路。
[0025]本發(fā)明提供的電路板的線路制作方法，其上的線路間距可制作到2mil以下，同時解決了電路板上銅厚和線路能力相矛盾的問題，可在不改變現(xiàn)有電路板加工設(shè)備和加工基礎(chǔ)工藝的如提下制造更精細線路的電路板，有效提尚了電路板的性能，并避免了對電路板生產(chǎn)設(shè)備改造和對電路板生產(chǎn)技術(shù)的引進。
[0026]本發(fā)明的附加方面和優(yōu)點將在下面的描述部分中變得明顯，或通過本發(fā)明的實踐了解到。
【附圖說明】
[0027]本發(fā)明的上述和/或附加的方面和優(yōu)點從結(jié)合下面附圖對實施例的描述中將變得明顯和容易理解，其中:
[0028]圖1是本發(fā)明所述干膜一實施例的結(jié)構(gòu)示意圖；
[0029]圖2是圖本發(fā)明所述干膜另一實施例的結(jié)構(gòu)示意圖；
[0030]圖3是所述電路板一實施例的主視結(jié)構(gòu)示意圖；
[0031]圖4是圖3所述電路板的仰視結(jié)構(gòu)示意圖；
[0032]圖5是干膜貼合在圖3所示電路板上的結(jié)構(gòu)示意圖；
[0033]圖6是圖5中第一鍍金屬區(qū)域上的干膜顯影并鍍銅后的結(jié)構(gòu)示意圖；
[0034]圖7是圖6中第二鍍金屬區(qū)域上的干膜顯影并鍍銅后