專利名稱：一種數(shù)字音頻壓縮裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及電子術(shù)領(lǐng)域，提供了一種數(shù)字音頻壓縮裝置。
背景技術(shù)：
在日益發(fā)展的電子技術(shù)和各行業(yè)對產(chǎn)品需求的不斷提高的刺激下，原有的語音錄音裝置已經(jīng)滿足不了現(xiàn)有應(yīng)用需求，所以研制新型的語音錄音裝置成為一種必然的趨勢，而不斷發(fā)展的芯片技術(shù)、制造工藝等也給新型語音錄音裝置的研制提供了技術(shù)保障。傳統(tǒng)語音錄音裝置是采用51單片機加語音編解碼DSP的模式，語音編解碼芯片內(nèi)嵌固定語音壓縮算法，由51單片機控制邏輯。由于傳統(tǒng)語音板系統(tǒng)軟硬件的限制，在實際運用中，會遇到存儲時間過短，對外傳輸速度有限，解壓操作不方便等諸多不足
實用新型內(nèi)容
·本實用新型的目的在于提供一種識別精度高，結(jié)構(gòu)簡單的一種數(shù)字音頻壓縮裝置。本實用新型為實現(xiàn)上述目的采用以下技術(shù)方案一種數(shù)字音頻壓縮裝置，其組成包括麥克風(fēng)用于米集模擬音頻信號；運算放大器用于對輸入的模擬音頻進行放大；濾波器對放大后的模擬音頻信號進行濾波；A/D轉(zhuǎn)換器將濾波后的音頻信號轉(zhuǎn)換成數(shù)字音頻信號；DSP :對數(shù)字音頻信號進行編解碼，壓縮、解壓；ARM:作為主控單元，主要負責(zé)對外通訊，傳輸數(shù)據(jù)，控制外圍設(shè)備；FPGA :主要控制語音編解碼芯片，控制語音數(shù)據(jù)的串并轉(zhuǎn)換，并負責(zé)DSP、ARM之間的數(shù)據(jù)交換；FLASH2 :存儲系統(tǒng)壓縮后的語音數(shù)據(jù)；FLASHl 存儲系統(tǒng)的初始化代碼和配置信息；SDRAM :作為數(shù)據(jù)存儲器；雙口 RAM :作為數(shù)據(jù)從FPGA到DSP的高速數(shù)據(jù)的緩沖；通信串口 用于與PC的數(shù)據(jù)通信；所述麥克風(fēng)、運算放大器、濾波器和A/D轉(zhuǎn)化器順序連接，通信串口和FLASHl與ARM連接，雙口 RAM、SDRAM和FLASHl均與DSP連接，雙口 RAM、A/D轉(zhuǎn)換器和ARM均與FPGA連接。
本實用新型具有以下有益效果本實用新型采用采用FPGA作為主要邏輯控制芯片，DSP作為語音壓縮算法處理芯片，通過實現(xiàn)三者之間的數(shù)據(jù)交換，從而實現(xiàn)ARM+FPGA+DSP的多處理器整合平臺，使得整個系統(tǒng)的處理能力和外圍擴展能力都得到極大的提高。
圖I為本實用新型的系統(tǒng)結(jié)構(gòu)圖。
具體實施方式
一種數(shù)字音頻壓縮裝置，其組成包括麥克風(fēng)用于米集模擬音頻信號的；運算放大器用于對輸入的模擬音頻進行放大；濾波器對放大后的模擬音頻信號進行濾波；A/D轉(zhuǎn)換器將濾波后的音頻信號轉(zhuǎn)換成數(shù)字音頻信號； DSP :對數(shù)字音頻信號進行編解碼，壓縮、解壓；ARM :主控單元主要負責(zé)對外通訊，傳輸數(shù)據(jù)，控制外圍設(shè)備；FPGA :主要控制語音編解碼芯片，控制語音數(shù)據(jù)的串并轉(zhuǎn)換，并負責(zé)DSP、ARM之間的數(shù)據(jù)交換；FLASH2 :存儲系統(tǒng)壓縮后的語音數(shù)據(jù)；FLASHl :存儲系統(tǒng)的初始化代碼和配置信息；SDRAM :作為數(shù)據(jù)存儲器；雙口 RAM =FPGA到DSP的高速數(shù)據(jù)的緩沖；通信串口 用于與PC的數(shù)據(jù)通信；所述麥克風(fēng)、運算放大器、濾波器和A/D轉(zhuǎn)化器順序連接，通信串口和FLASHl與RAM連接，雙口 RAM、SDRAM和FLASHl均與DSP連接，雙口 RAM、A/D轉(zhuǎn)換器和ARM均與FPGA連接。本實用新型采用采用FPGA作為主要邏輯控制芯片，DSP作為語音壓縮算法處理芯片，通過實現(xiàn)三者之間的數(shù)據(jù)交換，從而實現(xiàn)ARM+FPGA+DSP的多處理器整合平臺，使得整個系統(tǒng)的處理能力和外圍擴展能力都得到極大的提高。
權(quán)利要求12. 一種數(shù)字音頻壓縮裝置，其組成包括 麥克風(fēng)用于采集模擬音頻信號； 運算放大器用于對輸入的模擬音頻進行放大； 濾波器對放大后的模擬音頻信號進行濾波； A/D轉(zhuǎn)換器將濾波后的音頻信號轉(zhuǎn)換成數(shù)字音頻信號； DSP :對數(shù)字音頻信號進行編解碼，壓縮、解壓； ARM :作為主控單元，主要負責(zé)對外通訊，傳輸數(shù)據(jù)，控制外圍設(shè)備； FPGA :主要控制語音編解碼芯片，控制語音數(shù)據(jù)的串并轉(zhuǎn)換，并負責(zé)DSP、ARM之間的數(shù)據(jù)交換； FLASH2 :存儲系統(tǒng)壓縮后的語音數(shù)據(jù)； FLASHl 存儲系統(tǒng)的初始化代碼和配置信息； SDRAM :作為數(shù)據(jù)存儲器； 雙口 RAM :作為數(shù)據(jù)從FPGA到DSP的高速數(shù)據(jù)的緩沖； 通信串口 用于與PC的數(shù)據(jù)通信； 所述麥克風(fēng)、運算放大器、濾波器和A/D轉(zhuǎn)化器順序連接，通信串口和FLASHl與ARM連接，雙口 RAM、SDRAM和FLASHl均與DSP連接，雙口 RAM、A/D轉(zhuǎn)換器和ARM均與FPGA連接。
專利摘要本實用新型提供了一種數(shù)字音頻壓縮裝置，其組成包括順序連接的麥克風(fēng)、運算放大器、濾波器和A/D轉(zhuǎn)化器；還包括與RAM連接通信串口和FLASH1；還包括與DSP連接雙口RAM、SDRAM和FLASH1；還包括與FPGA連接雙口RAM、A/D轉(zhuǎn)換器和ARM。本實用新型采用FPGA作為主要邏輯控制芯片，DSP作為語音壓縮算法處理芯片，通過實現(xiàn)三者之間的數(shù)據(jù)交換，從而實現(xiàn)ARM+FPGA+DSP的多處理器整合平臺，使得整個系統(tǒng)的處理能力和外圍擴展能力都得到極大的提高。
文檔編號G10L19/00GK202584718SQ20112054480
公開日2012年12月5日 申請日期2011年12月23日 優(yōu)先權(quán)日2011年12月23日
發(fā)明者熊璞, 張磊, 張永恒 申請人:成都眾詢科技有限公司