0052]另外,根據(jù)本實(shí)施例的上拉模塊不僅能夠用于在上拉階段對(duì)移位寄存器的輸出進(jìn)行充電,而且能夠用于下拉階段對(duì)移位寄存器單元的輸出進(jìn)行放電,即同一模塊在不同階段起到不同的作用,從而在保證提高放電效率的同時(shí)簡(jiǎn)化了電路結(jié)構(gòu)。
[0053]以下將參照?qǐng)D6,具體描述本實(shí)用新型實(shí)施例提供的移位寄存器單元的各個(gè)模塊的具體電路圖。
[0054]圖6示出了根據(jù)本實(shí)用新型實(shí)施例的移位寄存器單元500的各個(gè)模塊具體電路圖。
[0055]參見(jiàn)圖6,充電模塊501包括第一晶體管Ml。第一晶體管Ml的柵極和第一極與輸入端INPUT連接,第二極與上拉節(jié)點(diǎn)I3U連接。
[0056]復(fù)位模塊507包括第二晶體管M2。第二晶體管M2的柵極與第二復(fù)位端RESET’連接,第一極與上拉節(jié)點(diǎn)I3U連接,第二極與低電壓端VSS連接。
[0057]上拉模塊502包括第三晶體管M3。第三晶體管M3的柵極與上拉節(jié)點(diǎn)I3U連接,第一極與第一時(shí)鐘信號(hào)端CLK連接,第二極與輸出端OUTPUT連接。
[0058]第一下拉模塊505包括第四晶體管M4。第四晶體管M4的柵極與第一復(fù)位端RESET連接,第一極與輸出端OUTPUT連接,第二極與低電壓端VSS連接。
[0059]第二下拉控制模塊504包括第五晶體管M5和第六晶體管M6。第五晶體管M5的柵極與下拉控制節(jié)點(diǎn)PD_CN連接,第一極與第二時(shí)鐘信號(hào)端CLKB連接,第二極與下拉節(jié)點(diǎn)H)連接。第六晶體管M6的柵極與第三晶體管M3的柵極連接,第一極與下拉節(jié)點(diǎn)H)連接,第二極與低電壓端VSS連接。這里第一時(shí)鐘信號(hào)端CLK發(fā)出的第一時(shí)鐘信號(hào)的相位與第二時(shí)鐘信號(hào)端CLKB發(fā)出的第二時(shí)鐘信號(hào)的相位相反。
[0060]第一下拉控制模塊503包括第七晶體管M7和第八晶體管M8,第七晶體管M7的柵極與第三晶體管M3的柵極連接,第一極與下拉控制節(jié)點(diǎn)PD_CN連接,第二極與低電壓端VSS連接。第八晶體管M8的柵極和第一極與第二時(shí)鐘信號(hào)端CLKB連接,第二極與下拉控制節(jié)點(diǎn)ro_CN連接。
[0061]第二下拉模塊506包括第九晶體管M9、第十晶體管MlO和第^^一晶體管Mil。第九晶體管M9的柵極與下拉節(jié)點(diǎn)ro連接,第一極與上拉節(jié)點(diǎn)I3U連接,第二極與低電壓端VSS連接。第十晶體管M1的柵極與下拉節(jié)點(diǎn)ro連接,第一極與輸出端output連接,第二極與低電壓端連接VSS。第^^一晶體管Mll的柵極與第二時(shí)鐘信號(hào)CLKB連接,第一極與輸出端OUTPUT連接,第二極與低電壓端VSS連接。
[0062]在本實(shí)施例中,向晶體管M4的柵極提供第一復(fù)位信號(hào)reset,向晶體管M2的柵極提供第二復(fù)位信號(hào)reset’,其中第二復(fù)位信號(hào)reset’比第一復(fù)位信號(hào)reset延遲了一條柵極線的實(shí)際充電時(shí)間的1/2(1H)。在完成一行柵極線的掃描之后(即,在上拉階段之后),第一時(shí)鐘信號(hào)轉(zhuǎn)為低電平,提供給晶體管M4的第一復(fù)位信號(hào)reset為高電平,晶體管M4開(kāi)啟,并對(duì)移位寄存器單元的輸出端進(jìn)行放電,與此同時(shí),由于上拉節(jié)點(diǎn)PU的電平仍為高電平,因此柵極與上拉節(jié)點(diǎn)PU連接、而第一極與低電平的第一時(shí)鐘信號(hào)連接的晶體管M3仍處在開(kāi)啟狀態(tài),并對(duì)移位寄存器單元的輸出端進(jìn)行放電。因此晶體管M3和晶體管M4同時(shí)對(duì)移位寄存器單元的輸出端進(jìn)行放電。IH過(guò)后,由于第二復(fù)位信號(hào)reset’開(kāi)啟,晶體管M2也開(kāi)啟,同時(shí)由于上拉節(jié)點(diǎn)PU轉(zhuǎn)為低電平,晶體管M3關(guān)閉。而由于第一復(fù)位信號(hào)reset轉(zhuǎn)為低電平,因此晶體管M4也關(guān)閉。由于此時(shí)第二時(shí)鐘信號(hào)為高電平,上拉節(jié)點(diǎn)為低電平,第二下拉模塊506工作,繼續(xù)對(duì)移位寄存器單元500的輸出端放電。這樣,通過(guò)晶體管M3與晶體管M4在第一下拉階段同時(shí)對(duì)移位寄存器單元500的輸出端OUPUT進(jìn)行放電,提高了移位寄存器單元輸出端的放電效率,進(jìn)一步減小柵極驅(qū)動(dòng)信號(hào)的下降沿時(shí)間Tf,從而增加了像素有效充電時(shí)間Teff。
[0063]另外根據(jù)本實(shí)施例,由于晶體管M3和晶體管M4對(duì)移位寄存器單元的輸出端進(jìn)行充放電,因此晶體管M3和晶體管M4的尺寸要遠(yuǎn)大于其他晶體管的尺寸。
[0064]需要說(shuō)明的是,晶體管Ml-1l可以為N型薄膜晶體管。然而本說(shuō)明書(shū)不對(duì)上述晶體管的類(lèi)型加以限制。
[0065]本實(shí)施例中的晶體管除柵極之外的兩個(gè)極之一為源極,另一個(gè)為漏極。由于晶體管在結(jié)構(gòu)上的對(duì)稱(chēng)性,因此晶體管的源極和漏極的功能可以互換。
[0066]以下參照?qǐng)D7詳細(xì)描述本實(shí)用新型提供的移位寄存器單元的驅(qū)動(dòng)方法。該驅(qū)動(dòng)方法包括充電階段、上拉階段、第一下拉階段和第二下拉階段。
[0067]在充電階段,圖5所示的充電模塊501在輸入端INPUT的輸入信號(hào)的控制下,對(duì)上拉節(jié)點(diǎn)PU進(jìn)行充電,即將上拉節(jié)點(diǎn)的電平拉高,以產(chǎn)生上拉信號(hào)。此時(shí)移位寄存器的輸出端OUTPUT為低電平。
[0068]在上拉階段,第一時(shí)鐘信號(hào)端CLK輸出高電平的第一時(shí)鐘信號(hào),在上拉信號(hào)(即,上拉節(jié)點(diǎn)PU處于高電平)和高電平的第一時(shí)鐘信號(hào)的控制下,上拉模塊502對(duì)移位寄存器單元的輸出端OUTPUT進(jìn)行充電。輸出端OUTPUT由低電平被拉高至高電平,上拉節(jié)點(diǎn)I3U仍為高電平。
[0069]在第一下拉階段,復(fù)位端RESET輸出高電平的第一復(fù)位信號(hào)reset,因此第一下拉模塊505在第一復(fù)位信號(hào)reset的控制下對(duì)移位寄存器單元的輸出端OUTPUT進(jìn)行放電,使得將輸出端OUTPUT的電平由上拉階段的高電平拉低至低電平。由于在第一復(fù)位信號(hào)reset為高電平時(shí),第一時(shí)鐘信號(hào)端CLK轉(zhuǎn)為低電平,而上拉節(jié)點(diǎn)PU仍為高電平,因此上拉模塊502也對(duì)輸出端OUTPUT進(jìn)行放電。另外,盡管此時(shí)第二時(shí)鐘信號(hào)端CLKB輸出高電平的第二時(shí)鐘信號(hào),但是由于上拉節(jié)點(diǎn)PU為高電平,并且通過(guò)調(diào)整晶體管M8和M9的大小,使得晶體管M5和M6不開(kāi)啟,從而第二下拉模塊506不工作。
[0070]最后,在經(jīng)過(guò)IH之后的第二下拉階段,由于復(fù)位端RESET’輸出高電平的第二復(fù)位信號(hào)reset’,復(fù)位模塊507將上拉節(jié)點(diǎn)由上拉階段的高電平拉低至低電平,因此上拉模塊502不工作,即停止對(duì)輸出端OUTPUT的放電。同時(shí),第一復(fù)位信號(hào)reset轉(zhuǎn)為低電平,第一下拉模塊505不工作,而由于上拉節(jié)點(diǎn)PU變?yōu)榈碗娖?,第二下拉模塊506工作,繼續(xù)對(duì)輸出端OUTPUT進(jìn)行放電。
[0071]這樣實(shí)現(xiàn)了在第一下拉階段上拉模塊502與第一下拉模塊505 —同對(duì)移位寄存器單元的輸出端進(jìn)行放電的目的,進(jìn)而實(shí)現(xiàn)了快速下拉輸出端電平的目的,從而縮短了下拉時(shí)間。
[0072]圖8是示出了多個(gè)圖5中的移位寄存器單元500級(jí)聯(lián)的移位寄存器電路800的框圖。
[0073]移位寄存器電路800可以包括m個(gè)移位寄存器單元500,每個(gè)移位寄存器單元的輸出端與對(duì)應(yīng)的柵極線連接,除了前兩個(gè)移位寄存器單元和最后兩個(gè)移位寄存器單元以外,第η個(gè)移位寄存器單元的輸出端還對(duì)第η-2個(gè)移位寄存器單元進(jìn)行復(fù)位并作為第η+2個(gè)移位寄存器單元的輸入。另外,與圖4不同之處在于,每個(gè)移位寄存器單元包含兩個(gè)復(fù)位端,其中