26]優(yōu)選地，所述第一時鐘信號的相位與第二時鐘信號的相位相反。
[0027]本實用新型的又一方面提供了一種移位寄存器電路，包括m個級聯(lián)的上述移位寄存器單元，每個移位寄存器單元的輸出端與對應的柵極線連接，除了前兩個移位寄存器單元和最后兩個移位寄存器單元以外，第η個移位寄存器單元的輸出端還對第η-2個移位寄存器單元進行復位并作為第η+2個移位寄存器單元的輸入，
[0028]其中每個移位寄存器單元包含兩個復位端，第η個移位寄存器單元的一個復位端與第η+2個移位寄存器單元的輸出端連接，另一復位端與η+3個移位寄存器單元的輸出端連接，并且
[0029]η大于等于3并小于等于m-3。
[0030]本實用新型的另一方面提供了一種顯示裝置，包括所述移位寄存器電路。
[0031]本實用新型的移位寄存器單元通過減小柵極驅(qū)動信號的下降沿時間Tf，從而增加了像素有效充電時間Teff，并保證顯示畫面質(zhì)量。具體地，通過上拉模塊與第一下拉模塊一同在第一下拉階段對移位寄存器單元的輸出進行放電(即，拉低移位寄存器輸出端的電平)，進一步減小了移位寄存器單元輸出的下降沿時間，從而提高了放電效率。另外，與傳統(tǒng)GOA設(shè)計方法中上拉模塊僅在上拉階段中工作不同，本實用新型中的上拉模塊不僅能夠用于在上拉階段對移位寄存器的輸出進行充電，而且能夠用于下拉階段對移位寄存器單元的輸出進行放電，即同一模塊在不同階段起到不同的作用，從而在保證提高放電效率的同時簡化了電路結(jié)構(gòu)。
【附圖說明】
[0032]根據(jù)結(jié)合附圖的以下詳細描述，本公開的多個實施例的上述和其他方面、特征以及優(yōu)點將更清楚，在附圖中:
[0033]圖1是示出了采用傳統(tǒng)GOA設(shè)計的移位寄存器電路的工作時序圖；
[0034]圖2是采用傳統(tǒng)GOA設(shè)計的柵極行的實際充電時間與像素的有效充電時間的關(guān)系圖；
[0035]圖3是示出了采用傳統(tǒng)GOA設(shè)計的移位寄存器單元的具體電路圖；
[0036]圖4是示出了多個圖3中的移位寄存器單元的相互連接關(guān)系的框圖；
[0037]圖5是示出了根據(jù)本實用新型實施例的移位寄存器單元的框圖；
[0038]圖6是示出了根據(jù)本實用新型實施例的圖5的移位寄存器單元的具體電路圖；
[0039]圖7是根據(jù)本實用新型實施例的移位寄存器單元的驅(qū)動方法流程圖；以及
[0040]圖8是示出了多個圖5中的移位寄存器單元級聯(lián)的移位寄存器電路的框圖。
【具體實施方式】
[0041]本實用新型實施例提供了一種移位寄存器單元、一種移位寄存器電路以及一種顯示裝置，實現(xiàn)了移位寄存器單元輸出的下降沿時間短，像素的有效充電時間長的移位寄存器單元，以及結(jié)構(gòu)簡單且功耗較低的移位寄存器電路。
[0042]下面結(jié)合附圖和具體實施例，對本實用新型的具體實現(xiàn)方式進行詳細描述。
[0043]參照圖5，圖5是示出了根據(jù)本實用新型實施例的移位寄存器單元500的框圖。移位寄存器單元500包括充電模塊501、上拉模塊502、第一下拉控制模塊530、第二下拉控制模塊504、第一下拉模塊505、第二下拉模塊506以及復位模塊507。
[0044]充電模塊501的一端與移位寄存器單元500的輸入端INPUT連接，另一端與上拉節(jié)點PU連接，用于接收輸入信號，并在輸入信號的控制下為上拉節(jié)點PU充電(即將上拉節(jié)點PU的電位拉高)以產(chǎn)生上拉信號。
[0045]上拉模塊502的一端與上拉節(jié)點I3U連接，另一端與移位寄存器單元500的第一時鐘信號端CLK連接，用于接收所述上拉信號和第一時鐘信號，并且在上拉信號和第一時鐘信號的控制下在上拉階段對移位寄存器單元500的輸出端OUTPUT進行充電(即，將輸出端OUTPUT的電平拉高)。
[0046]第一下拉控制模塊503的一端與移位寄存器單元500的第二時鐘信號端CLKB連接，另一端與移位寄存器單元500的低電壓端VSS連接，用于接收第二時鐘信號，并在第二時鐘信號的控制下在下拉控制節(jié)點PD_CN處產(chǎn)生下拉控制信號。
[0047]第二下拉控制模塊504的一端與下拉控制節(jié)點PD_CN連接，另一端與上拉節(jié)點F1U連接，用于接收下拉控制信號，并在下拉控制信號的控制下，在下拉節(jié)點ro處產(chǎn)生下拉信號。即，在下拉節(jié)點ro處將上拉信號的電平拉低。
[0048]第一下拉模塊505的一端與移位寄存器單兀500的第一復位端RESET連接，另一端與移位寄存器單元500的輸出端OUTPUT連接，用于接收第一復位信號并在第一下拉階段在第一復位信號的控制下對移位寄存器單元500的輸出端OUTPUT進行放電(即，將輸出端OUTPUT的電位拉低)。
[0049]第二下拉模塊506的一端與下拉節(jié)點H)連接，另一端與移位寄存器單元500的輸出端OUTPUT，用于接收下拉信號，并在下拉信號的控制下在第二下拉階段對移位寄存器單元500的輸出端OUTPUT進行放電(即，將的輸出端OUPUT的電平拉低)。
[0050]復位模塊507的一端與移位寄存器單元500的第二復位端RESET’連接，另一端與所述上拉節(jié)點PU連接，用于接收第二復位信號，并在第二復位信號的控制下對所述上拉節(jié)點PU進行復位。
[0051]在本實施例中，第一下拉模塊505單獨連接至移位寄存器單元500的第一復位端，即，為第一下拉模塊505提供獨立的復位信號。提供給第一下拉模塊505的第一復位信號reset與提供給復位模塊507的第二復位信號reset’的不同之處在于，第二復位信號reset’比第一復位信號reset延遲了一條柵極線的實際充電時間的1/2 (IH)。公知地，第一下拉模塊505與復位模塊507連接至同一復位端，在完成一行柵極線的掃描之后，第一時鐘信號轉(zhuǎn)為低電平，復位信號為高電平，復位模塊507將上拉節(jié)點懸空(上拉節(jié)點變?yōu)榈碗娖?，此時上拉模塊502不工作，第一下拉模塊505和第二下拉模塊506工作，將移位寄存器單元的輸出端電平拉低。然而，根據(jù)本實施例，在完成一行柵極的掃描之后，第一時鐘信號轉(zhuǎn)為低電平，提供給第一下拉模塊505的復位信號為高電平，第一下拉模塊505將移位寄存器的輸出電平拉低，與此同時，由于與上拉模塊502連接的上拉節(jié)點的電平仍為高電平，因此上拉模塊502仍在工作，并且由于提供給上拉模塊502的第一時鐘信號此時轉(zhuǎn)為低電平，因此上拉模塊502與第一下拉模塊505同時對移位寄存器單元的輸出端進行放電。這樣，通過上拉模塊502與第一下拉模塊505在第一下拉階段同時對移位寄存器單元500的輸出端OUPUT進行放電，提高了移位寄存器單元輸出端的放電效率，進一步減小柵極驅(qū)動信號的下降沿時間Tf，從而增加了像素有效充電時間Teff。IH過后，與復位模塊507連接的第二復位信號開啟，引起上拉模塊502不工作，此時由于上拉節(jié)點變?yōu)榈碗娖?，第二下拉模塊506工作，繼續(xù)對移位寄存器單元500的輸出端放電。同時與第一下拉模塊505連接的第一復位信號轉(zhuǎn)為低電平，第一下拉模塊505也不工作。
[