移位寄存器單元及其驅動方法與顯示裝置的制造方法
【技術領域】
[0001]本發(fā)明涉及顯示技術領域，尤其涉及一種移位寄存器單元及其驅動方法與顯示裝置。
【背景技術】
[0002]顯示裝置在進行顯示時，需要利用移位寄存器實現(xiàn)對像素單元的掃描，移位寄存器包括多級移位寄存器單元，每一級移位寄存器單元對應一行像素單元，由多級移位寄存器單元實現(xiàn)對顯示裝置的像素單元的逐行掃描驅動，以顯示圖像。
[0003]其中，每一級移位寄存器單元都由多個薄膜晶體管構成，移位寄存器單元中的信號是通過各個薄膜晶體管進行傳輸?shù)?。然而，薄膜晶體管的閾值電壓容易受到制造過程的穩(wěn)定程度以及溫度的影響，在制造過程不穩(wěn)定、高溫或低溫的條件下，薄膜晶體管的閾值電壓會發(fā)生較大幅度的變化，使得移位寄存器單元中的上拉控制節(jié)點的信號以及下拉控制節(jié)點的信號失真，從而導致移位寄存器單元輸出的信號失真較為嚴重，有時甚至會導致移位寄存器單元無法輸出信號，進而降低了顯示裝置的顯示效果。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種移位寄存器單元及其驅動方法與顯示裝置，用于降低制造過程不穩(wěn)定以及高溫、低溫等情況對移位寄存器單元中傳輸?shù)男盘柕挠绊?，從而提高顯示裝置的顯示效果。
[0005]為了實現(xiàn)上述目的，本發(fā)明提供如下技術方案:
[0006]第一方面，本發(fā)明提供了一種移位寄存器單元，包括:
[0007]輸入模塊，其連接觸發(fā)信號端、下拉信號端、第一時鐘信號端、低電平端、下拉模塊、上拉模塊和上拉控制節(jié)點，所述上拉控制節(jié)點為所述輸入模塊、下拉補償模塊、所述上拉模塊和所述下拉模塊的連接點，所述輸入模塊用于在所述觸發(fā)信號端的信號、所述第一時鐘信號端的信號以及下拉信號端的信號的控制下，將所述觸發(fā)信號端的信號或低電平端的信號傳輸至上拉控制節(jié)點；
[0008]所述下拉補償模塊，其連接控制信號端、所述上拉控制節(jié)點、下拉控制節(jié)點和低電平端，所述下拉控制節(jié)點為所述下拉補償模塊與所述下拉模塊的連接點，所述下拉補償模塊用于在所述上拉控制節(jié)點的信號為高電平狀態(tài)時，對下拉控制節(jié)點的信號進行至少兩次下拉，將所述下拉控制節(jié)點的信號下拉至低電平狀態(tài)；
[0009]所述上拉模塊，其連接第二時鐘信號端、所述下拉模塊、所述上拉控制節(jié)點和所述移位寄存器單元的輸出端，所述上拉模塊用于在所述上拉控制節(jié)點的信號與所述第二時鐘信號端的信號的控制下，將所述移位寄存器單元的輸出端的信號上拉為高電平狀態(tài)，以及利用自身的自舉現(xiàn)象將所述上拉控制節(jié)點的信號上拉為高電平狀態(tài)；
[0010]所述下拉模塊，其連接所述輸入模塊、所述上拉模塊、所述上拉控制節(jié)點、所述下拉控制節(jié)點、所述低電平端和所述移位寄存器單元的輸出端，所述下拉模塊用于在所述下拉控制節(jié)點的信號的控制下，將所述移位寄存器的輸出端的信號下拉為低電平狀態(tài)。
[0011]第二方面，本發(fā)明還提供了一種移位寄存器單元的驅動方法，包括:
[0012]第一階段，輸入模塊接收觸發(fā)信號端的信號、第一時鐘信號端的信號和下拉信號端的信號，并在所述觸發(fā)信號端的信號、所述第一時鐘信號端的信號和所述下拉信號端的信號的控制下，將所述觸發(fā)信號端的信號或低電平端的信號傳輸至上拉控制節(jié)點；下拉補償模塊在所述上拉控制階段為高電平狀態(tài)時，對下拉控制節(jié)點的信號進行下拉，將下拉控制節(jié)點的信號下拉至低電平狀態(tài)；下拉模塊在下拉控制節(jié)點的信號的控制下，將所述移位寄存器的輸出端的信號下拉為低電平狀態(tài)；
[0013]第二階段，所述上拉模塊利用自身的自舉現(xiàn)象，將所述上拉控制節(jié)點的信號上拉為高電平狀態(tài)；所述上拉模塊在所述上拉控制節(jié)點的信號與第二時鐘信號端的信號的控制下，將所述移位寄存器單元的輸出端的信號上拉為高電平狀態(tài)。
[0014]第三方面，本發(fā)明還提供一種顯示裝置，包括多級上述技術方案中所述的移位寄存器單元。
[0015]本發(fā)明提供的移位寄存器單元及其驅動方法與顯示裝置中，移位寄存器單元包括輸入模塊、下拉補償模塊、上拉模塊和下拉模塊，與現(xiàn)有技術中制造過程不穩(wěn)定、高溫或低溫的條件下，移位寄存器單元輸出的信號失真較為嚴重的移位寄存器單元相比，本發(fā)明中的下拉補償模塊，能夠在上拉控制節(jié)點為高電平狀態(tài)時，對下拉控制節(jié)點的信號進行至少兩次下拉，確保下拉控制節(jié)點被下拉為低電平狀態(tài)，在制造過程不穩(wěn)定、高溫或低溫的條件下，也能夠保證下拉控制節(jié)點的信號的準確度，降低制造過程不穩(wěn)定以及高溫、低溫等情況對移位寄存器單元中傳輸?shù)男盘柕挠绊?，從而提高顯示裝置的顯示效果。
【附圖說明】
[0016]此處所說明的附圖用來提供對本發(fā)明的進一步理解，構成本發(fā)明的一部分，本發(fā)明的示意性實施例及其說明用于解釋本發(fā)明，并不構成對本發(fā)明的不當限定。在附圖中:
[0017]圖1為本發(fā)明實施例一中的移位寄存器單元的結構示意圖；
[0018]圖2為本發(fā)明實施例二中的移位寄存器單元的結構示意圖一；
[0019]圖3為與圖2、圖4、圖7、圖8中的移位寄存器單元均對應的信號時序圖；
[0020]圖4為本發(fā)明實施例二中的移位寄存器單元的結構示意圖二 ；
[0021]圖5為本發(fā)明中移位寄存器單元與現(xiàn)有技術中移位寄存器單元中上拉控制節(jié)點的允許電壓對比圖；
[0022]圖6為本發(fā)明中移位寄存器單元與現(xiàn)有技術中移位寄存器單元中下拉控制節(jié)點的允許電壓對比圖；
[0023]圖7為本發(fā)明實施例三中的移位寄存器單元的結構示意圖一；
[0024]圖8為本發(fā)明實施例三中的移位寄存器單元的結構示意圖二。
【具體實施方式】
[0025]為了進一步說明本發(fā)明實施例提供的移位寄存器單元及其驅動方法與顯示裝置，下面結合說明書附圖進行詳細描述。
[0026]實施例一
[0027]請參閱圖1，本發(fā)明實施例提供的移位寄存器單元包括輸入模塊P1、下拉補償模塊P2、上拉模塊P3和下拉模塊P4。其中，輸入模塊Pl連接觸發(fā)信號端STU、下拉信號端STD、第一時鐘信號端CLK1、低電平端VGL、下拉模塊P4、上拉模塊P3和上拉控制節(jié)點Q，上拉控制節(jié)點Q為輸入模塊PU下拉補償模塊P2、上拉模塊P3和下拉模塊P4的連接點，輸入模塊Pl用于在觸發(fā)信號端STU的信號、第一時鐘信號端CLKl的信號以及下拉信號端STD的信號的控制下，將觸發(fā)信號端STU的信號或低電平端VGL的信號傳輸至上拉控制節(jié)點Q。下拉補償模塊P2連接控制信號端C0N、上拉控制節(jié)點Q、下拉控制節(jié)點QB和低電平端VGL，下拉控制節(jié)點QB為下拉補償模塊P2與下拉模塊P4的連接點，下拉補償模塊P2用于在上拉控制節(jié)點Q的信號為高電平狀態(tài)時，對下拉控制節(jié)點QB的信號進行至少兩次下拉，將下拉控制節(jié)點QB的信號下拉至低電平狀態(tài)。上拉模塊P3連接第二時鐘信號端CLK2、下拉模塊P4、上拉控制節(jié)點Q和移位寄存器單元的輸出端0UT，上拉模塊P3用于在上拉控制節(jié)點Q的信號與第二時鐘信號端CLK2的信號的控制下，將移位寄存器單元的輸出端OUT的信號上拉為高電平狀態(tài)，以及利用自身的自舉現(xiàn)象，將上拉控制節(jié)點Q的信號上拉為高電平狀態(tài)。下拉模塊P4連接輸入模塊P1、上拉模塊P3、上拉控制節(jié)點Q、下拉控制節(jié)點QB、低電平端VGL和移位寄存器單元的輸出端0UT，下拉模塊P4用于在下拉控制節(jié)點QB的信號的控制下，將移位寄存器的輸出端的信號下拉為低電平狀態(tài)。
[0028]下面將結合上述移位寄存器單元，對上述移位寄存器單元的驅動方法進行相關說明，上述移位寄存器單元的驅動方法包括:
[0029]第一階段，輸入模塊Pl接收觸發(fā)信號端STU的信號、第一時鐘信號端CLKl的信號和下拉信號端STD的信號，并在觸發(fā)信號端STU的信號、第一時鐘信號端CLKl的信號和下拉信號端STD的信號的控制下，將觸發(fā)信號端STU的信號或低電平端VGL的信號傳輸至上拉控制節(jié)點Q ;下拉補償模塊P2在上拉控制階段為高電平狀態(tài)時，對下拉控制節(jié)點QB的信號進行下拉，具體的，可進行至少兩次下拉，將下拉控制節(jié)點QB的信號下拉至低電平狀態(tài)；下拉模塊P4在下拉控制節(jié)點QB的信號的控制下，將移位寄存器的輸出端的信號下拉為低電平狀態(tài)；
[0030]第二階段，上拉模塊P3利用自身的自舉現(xiàn)象，將上拉控制節(jié)點Q的信號上拉為高電平狀態(tài)；上拉模塊P3在上拉控制節(jié)點Q的信號與第二時鐘信號端CLK2的信號的控制下，將移位寄存器單元的輸出端OUT的信號上拉為高電平狀態(tài)。
[0031]需要說明的是，上述第一階段和第二階段主要與各個信號端(比如觸發(fā)信號端STU、下拉信號端STD、第一時鐘信號端CLK1、第二時鐘信號端CLK2)的信號時序相關，并沒有一定的時間先后順序。
[0032]本發(fā)明實施例提供的移位寄存器單元及其驅動方法中，移位寄存器單元包括輸入模塊P1、下拉補償模塊P2、上拉模塊P3和下拉模塊P4，與現(xiàn)有技術中制造過程不穩(wěn)定、高溫或低溫的條件下，移位寄存器單元輸出的信號失真較為嚴重的移位寄存器單元相比，本發(fā)明中的下拉補償模塊P2，能夠在上拉控制節(jié)點Q為高電平狀態(tài)時，對下拉控制節(jié)點QB的信號進行至少兩次下拉，確保下拉控制節(jié)點QB被下拉為低電平狀態(tài)，在制造過程不穩(wěn)定、高溫或低溫的條件下，也能夠保證下拉控制節(jié)點QB的信號的準確度，降低制造過程不穩(wěn)定以及高溫、低溫等情況對移位寄存器單元中傳輸?shù)男盘柕挠绊?，從而提高顯示裝置的顯示效果O
[0033]實施例二
[0034]請參閱圖2，下面將詳細說明實施例一中的輸入模塊P1、下拉補償模塊P2、上拉模塊P3和下拉模塊P4的具體結構，其中，控制信號端CON為高電平端VGH。
[0035]輸入模塊Pl包括第一晶體管Tl、第二晶體管T2、第三晶體管T3和第四晶體管T4 ;第一晶體管Tl的柵極連接觸發(fā)信號端STU，第一晶體管Tl的源極連接第二晶體管T2的漏極、第三晶體管T3的源極和第四晶體管T4的漏極，第一晶體管Tl的漏極連接觸發(fā)信號端STU ;第二晶體管T2的柵極連接第一時鐘信號端CLKl，第二晶體管T2的源極連接第三晶體管T3的漏極和上拉控制節(jié)點Q，第