專利名稱：顯示控制驅(qū)動(dòng)器與其測試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種顯示裝置，尤其涉及一種用于驅(qū)動(dòng)顯示面板的顯示控制驅(qū)動(dòng)器，以及此顯示控制驅(qū)動(dòng)器的測試方法。
背景技術(shù)：
圖IA為說明傳統(tǒng)顯示控制驅(qū)動(dòng)器組成的方框示意圖。請參照圖1A，此傳統(tǒng)顯示控制驅(qū)動(dòng)器(Display Controller Driver) 100連接至外部的處理器110與顯示面板140。顯示控制驅(qū)動(dòng)器100包括系統(tǒng)接口電路(System Interface Circuit) 120、存儲(chǔ)器控制電路(Memory Control Circuit) 122、影像數(shù)據(jù)存儲(chǔ)器(Image Data Memory) 124、時(shí)序控制電路(Timing Control Circuit) 126、移位寄存器(Shift Register) 128、數(shù)據(jù)線驅(qū)動(dòng)電路(Data Line Driving Circuit) 130、灰階電壓產(chǎn)生電路(Grayscale Voltage GeneratingCircuit) 132與柵極線驅(qū)動(dòng)電路(Gate Line Driving Circuit) 134。系統(tǒng)接口電路120率禹接到外部的處理器110，而數(shù)據(jù)線驅(qū)動(dòng)電路130與柵極線驅(qū)動(dòng)電路134則是耦接到顯示面板140。當(dāng)顯示控制驅(qū)動(dòng)器100操作在正常操作模式(Normal Operation Mode)時(shí),處理器110將顯示數(shù)據(jù)經(jīng)系統(tǒng)接口電路120傳送給存儲(chǔ)器控制電路122。存儲(chǔ)器控制電路122將顯示數(shù)據(jù)暫存于影像數(shù)據(jù)存儲(chǔ)器124。處理器110將控制信號經(jīng)由系統(tǒng)接口電路120傳送給時(shí)序控制電路126。而時(shí)序控制電路126則是按時(shí)序?qū)Υ鎯?chǔ)器控制電路122、移位寄存器128、數(shù)據(jù)線驅(qū)動(dòng)電路130、柵極線驅(qū)動(dòng)電路134與灰階電壓產(chǎn)生電路132發(fā)出對應(yīng)的控制信號?？刂屏鞒倘缦?，時(shí)序控制電路126經(jīng)由存儲(chǔ)器控制電路122將影像數(shù)據(jù)從影像數(shù)據(jù)存儲(chǔ)器124讀出，并且由時(shí)序控制電路126將影像數(shù)據(jù)傳送到移位寄存器128。移位寄存器128依據(jù)時(shí)序控制電路126的鎖存脈沖，將影像數(shù)據(jù)進(jìn)行閂鎖并傳送到數(shù)據(jù)線驅(qū)動(dòng)電路130。而時(shí)序控制電路126亦按一預(yù)定時(shí)序發(fā)出控制信號控制數(shù)據(jù)線驅(qū)動(dòng)電路130與柵極線驅(qū)動(dòng)電路134，用以將影像數(shù)據(jù)傳送到顯示面板140的像素中，據(jù)以顯示對應(yīng)的影像。顯示控制驅(qū)動(dòng)器100正常操作流程時(shí)序圖(Timing Diagram)則如圖IB所示。當(dāng)?shù)谝涣?row)的顯示數(shù)據(jù)由影像數(shù)據(jù)存儲(chǔ)器124讀出且輸入至移位寄存器128后，時(shí)序控制電路126發(fā)出數(shù)據(jù)線驅(qū)動(dòng)電路的拴鎖使能信號將第一列顯示數(shù)據(jù)儲(chǔ)存至數(shù)據(jù)線驅(qū)動(dòng)電路130，而后時(shí)序控制電路126再發(fā)出數(shù)據(jù)線驅(qū)動(dòng)電路的輸出使能信號將第一列顯示數(shù)據(jù)從數(shù)據(jù)線驅(qū)動(dòng)電路130輸出至顯示面板140進(jìn)行顯示。在數(shù)據(jù)線驅(qū)動(dòng)電路130輸出第一列顯示數(shù)據(jù)的同時(shí)，第二列顯示數(shù)據(jù)將由影像數(shù)據(jù)存儲(chǔ)器124讀出并傳送至移位寄存器128。在下一個(gè)顯示線周期，數(shù)據(jù)線驅(qū)動(dòng)電路130將輸出第二列顯示數(shù)據(jù)。所有的顯示數(shù)據(jù)依照上述的時(shí)序經(jīng)數(shù)據(jù)線驅(qū)動(dòng)電路130輸出至顯示面板140。當(dāng)顯示控制驅(qū)動(dòng)器100進(jìn)行測試操作時(shí)，顯示控制驅(qū)動(dòng)器100操作在測試操作模式(Test Operation Mode),而外部的處理器110 (例如測試平臺(tái))要先通過系統(tǒng)接口電路120與存儲(chǔ)器控制電路122將測試樣式(Test Pattern)事先寫入影像數(shù)據(jù)存儲(chǔ)器124，以便對影像數(shù)據(jù)存儲(chǔ)器124進(jìn)行測試。也就是說，在測試操作模式中，外部的處理器110會(huì)測試影像數(shù)據(jù)(即測試樣式)是否可以正確的儲(chǔ)存于影像數(shù)據(jù)存儲(chǔ)器124內(nèi)。上述測試模式，請參照圖1C，整個(gè)測試樣式的傳送路徑包括寫入路徑112與讀出路徑114。寫入路徑112包括從處理器110經(jīng)由系統(tǒng)接口電路120、存儲(chǔ)器控制電路122到影像數(shù)據(jù)存儲(chǔ)器124。讀出路徑114則是從影像數(shù)據(jù)存儲(chǔ)器124經(jīng)由存儲(chǔ)器控制電路122、系統(tǒng)接口電路120到處理器110。測試樣式將經(jīng)由寫入路徑112儲(chǔ)存至影像數(shù)據(jù)存儲(chǔ)器124，再從影像數(shù)據(jù)存儲(chǔ)器124讀出，經(jīng)由讀出路 徑114傳送至處理器110(例如測試平臺(tái))后進(jìn)行判斷。為說明整個(gè)測試的流程請參照圖1D。首先，如步驟S210，外部的處理器110經(jīng)由寫入路徑112將測試樣式寫入影像數(shù)據(jù)存儲(chǔ)器124。而后，如步驟S220，外部的處理器110經(jīng)由讀出路徑114(經(jīng)系統(tǒng)接口電路120)將測試樣式從影像數(shù)據(jù)存儲(chǔ)器124讀出。接著，如步驟S230，外部的處理器110會(huì)對從影像數(shù)據(jù)存儲(chǔ)器124中所讀出的測試樣式進(jìn)行判斷是否與預(yù)期的樣式一致。若未與預(yù)期的樣式一致則未通過測試，則如步驟S250，結(jié)束此測試流程。如與預(yù)期的樣式一致則通過測試，則接著如步驟S240判斷是否為最后一個(gè)測試樣式。若步驟S240判斷是最后一個(gè)測試樣式，則如步驟S250，結(jié)束此測試流程。若步驟S240判斷不是最后一個(gè)測試樣式，則回到步驟S210針對下一個(gè)測試樣式進(jìn)行測試。圖2A是處理器110對一解析度為QVGA (即240X320)的顯示控制驅(qū)動(dòng)器100做寫入測試樣式和讀出測試樣式的時(shí)序示意圖，上半部為寫入時(shí)序示意圖，而下半部為讀出時(shí)序示意圖。圖2A中CSX、WRX、D/CX和RDX是處理器110對顯示控制驅(qū)動(dòng)器100發(fā)出的控制信號。D則是連接于處理器110與顯示控制驅(qū)動(dòng)器100之間的雙向數(shù)據(jù)總線?？刂菩盘朇SX是芯片選擇信號，控制信號WRX是寫入使能信號，控制信號D/CX用來指出目前雙向數(shù)據(jù)總線D的信號是“指令”或是“數(shù)據(jù)”，而控制信號RDX是讀出使能信號。當(dāng)寫入測試樣式時(shí)，由處理器110對顯示控制驅(qū)動(dòng)器100發(fā)出指令(圖2A中標(biāo)示為“COMMAND”)和測試樣式(圖2A中標(biāo)示為“DATA”)。當(dāng)讀出測試樣式時(shí)，則是顯示控制驅(qū)動(dòng)器100對處理器110送出之前寫入的測試樣式。下述的寫入周期(Write Cycle)是指寫入一個(gè)指令或數(shù)據(jù)所需的時(shí)間，而讀取周期(Read Cycle)則是讀出一筆數(shù)據(jù)的時(shí)間。圖2A中標(biāo)示為“DUMMY”者則是表示此筆數(shù)據(jù)是多余的，并非真正的數(shù)據(jù)。對一傳統(tǒng)QVGA解析度的顯示控制驅(qū)動(dòng)器100，寫入周期是65納秒(ns，nanosecond)、讀取的周期是450納秒。如果以兩個(gè)測試樣式為例，則執(zhí)行一次測試模式操作所須的時(shí)間可由下列算式得知大約是79毫秒(ms, millisecond)[65 X (320 X 240+1) +65+ (320 X 240+1) X 450] X 2 = 79105160ns圖2B是處理器110對一解析度為WVGA (即480X864)的顯示控制驅(qū)動(dòng)器100做寫入測試樣式和讀出測試樣式的時(shí)序示意圖，上半部為寫入時(shí)序示意圖，而下半部為讀出時(shí)序示意圖。圖2B可以參照圖2A的相關(guān)說明。當(dāng)寫入測試樣式時(shí)，由處理器110對顯示控制驅(qū)動(dòng)器100發(fā)出指令(圖2B中標(biāo)示為“COMMAND”)和測試樣式(圖2B中標(biāo)示為“DATA”)。當(dāng)讀出測試樣式時(shí)，則是顯示控制驅(qū)動(dòng)器100對處理器110送出之前寫入的測試樣式。對傳統(tǒng)WVGA解析度的顯示控制驅(qū)動(dòng)器100，寫入周期是33納秒、讀取的周期是400納秒。如果以兩個(gè)測試樣式為例，則執(zhí)行一次測試模式操作所須的時(shí)間可由下列算式得知大約是359毫秒(ms)[33 X (864 X 480+1) +65+ (864 X 480+1) X 400] X 2 = 359148452ns在上述的傳統(tǒng)顯示控制驅(qū)動(dòng)器架構(gòu)中，當(dāng)對顯示控制驅(qū)動(dòng)器100進(jìn)行測試操作時(shí)，因接口傳輸?shù)耐ㄐ艆f(xié)議與共用同一傳輸通道(即雙向數(shù)據(jù)總線D)的限制將無法降低測試時(shí)間。

發(fā)明內(nèi)容
本發(fā)明提供一種顯示控制驅(qū)動(dòng)器與其測試方法，以縮短測試時(shí)間。本發(fā)明實(shí)施例提出一種顯示控制驅(qū)動(dòng)器，包括影像數(shù)據(jù)存儲(chǔ)器、時(shí)序控制電路以及數(shù)據(jù)線驅(qū)動(dòng)電路。影像數(shù)據(jù)存儲(chǔ)器用以儲(chǔ)存數(shù)據(jù)。時(shí)序控制電路從該影像數(shù)據(jù)存儲(chǔ)器獲得所述數(shù)據(jù)。數(shù)據(jù)線驅(qū)動(dòng)電路耦接至?xí)r序控制電路以接收所述數(shù)據(jù)，并經(jīng)由該顯示控制驅(qū) 動(dòng)器的至少一數(shù)據(jù)線輸出端輸出對應(yīng)所述數(shù)據(jù)的灰階電壓信號。于測試操作模式下，時(shí)序控制電路還將來自于影像數(shù)據(jù)存儲(chǔ)器的所述數(shù)據(jù)傳輸至該顯示控制驅(qū)動(dòng)器的至少一測試輸出端口。本發(fā)明實(shí)施例提出一種顯示控制驅(qū)動(dòng)器的測試方法。其中，該顯示控制驅(qū)動(dòng)器包括時(shí)序控制電路、影像數(shù)據(jù)存儲(chǔ)器以及數(shù)據(jù)線驅(qū)動(dòng)電路。該測試方法包括儲(chǔ)存數(shù)據(jù)于該影像數(shù)據(jù)存儲(chǔ)器；從該影像數(shù)據(jù)存儲(chǔ)器將所述數(shù)據(jù)傳輸至該時(shí)序控制電路；從該時(shí)序控制電路將所述數(shù)據(jù)傳輸至該數(shù)據(jù)線驅(qū)動(dòng)電路，其中該數(shù)據(jù)線驅(qū)動(dòng)電路經(jīng)由該顯示控制驅(qū)動(dòng)器的至少一數(shù)據(jù)線輸出端輸出對應(yīng)所述數(shù)據(jù)的灰階電壓信號；以及于一測試操作模式下，從該時(shí)序控制電路將來自于該影像數(shù)據(jù)存儲(chǔ)器的所述數(shù)據(jù)傳輸至該顯示控制驅(qū)動(dòng)器的至少一測試輸出端口。在本發(fā)明的一實(shí)施例中，上述的時(shí)序控制電路還包括至少一輸出端以耦接至所述至少一測試輸出端口。于該測試操作模式下，該時(shí)序控制電路經(jīng)由所述至少一輸出端將來自于該影像數(shù)據(jù)存儲(chǔ)器的所述數(shù)據(jù)傳輸至所述至少一測試輸出端口。在本發(fā)明的一實(shí)施例中，上述的顯示控制驅(qū)動(dòng)器還包括系統(tǒng)接口電路。系統(tǒng)接口電路于該顯示控制驅(qū)動(dòng)器與外部的一處理器之間提供一通信接口。其中，該處理器通過該系統(tǒng)接口電路將所述數(shù)據(jù)儲(chǔ)存至該影像數(shù)據(jù)存儲(chǔ)器。在本發(fā)明的一實(shí)施例中，上述的顯示控制驅(qū)動(dòng)器還包括耦接于該系統(tǒng)接口電路與該影像數(shù)據(jù)存儲(chǔ)器之間的存儲(chǔ)器控制電路。其中，該處理器通過系統(tǒng)接口電路與存儲(chǔ)器控制電路將所述數(shù)據(jù)儲(chǔ)存至影像數(shù)據(jù)存儲(chǔ)器，而且時(shí)序控制電路通過存儲(chǔ)器控制電路取得將來自于影像數(shù)據(jù)存儲(chǔ)器的所述數(shù)據(jù)。在本發(fā)明的一實(shí)施例中，上述的系統(tǒng)接口電路耦接至所述至少一測試輸出端口。于測試操作模式下，時(shí)序控制電路經(jīng)由系統(tǒng)接口電路將來自于影像數(shù)據(jù)存儲(chǔ)器的所述數(shù)據(jù)傳輸至所述至少一測試輸出端口。在本發(fā)明的一實(shí)施例中，當(dāng)顯示控制驅(qū)動(dòng)器操作在一正常操作模式時(shí)，所述至少一測試輸出端口為關(guān)閉狀態(tài)，不對外輸出任何信號?；谏鲜?，當(dāng)顯示控制驅(qū)動(dòng)器操作在測試操作模式時(shí)，因?yàn)閷τ跀?shù)據(jù)(測試樣式)的寫入路徑與讀出路徑是不同的傳輸路徑，因此本發(fā)明實(shí)施例所述顯示控制驅(qū)動(dòng)器可大幅縮短測試時(shí)間。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說明如下。


圖IA為說明傳統(tǒng)顯示控制驅(qū)動(dòng)器組成的方框示意圖。圖IB為說明圖IA所示顯示控制驅(qū)動(dòng)器于正常操作模式下的信號時(shí)序示意圖。圖IC為說明圖IA所示顯示控制驅(qū)動(dòng)器于測試操作模式下的測試樣式傳送路徑示意圖。圖ID為說明圖IC所示測試操作模式的流程示意圖。圖2A是說明圖IC所示處理器對解析度為QVGA (240 X 320)的顯示控制驅(qū)動(dòng)器進(jìn) 行寫入測試樣式和讀出測試樣式的時(shí)序示意圖。圖2B是說明圖IC所示處理器對解析度為WVGA (480 X 864)的顯示控制驅(qū)動(dòng)器進(jìn)行寫入測試樣式和讀出測試樣式的時(shí)序示意圖。圖3A為依照本發(fā)明實(shí)施例說明一種顯示控制驅(qū)動(dòng)器的方框示意圖。圖3B為依照本發(fā)明實(shí)施例說明圖3A所示顯示控制驅(qū)動(dòng)器于測試操作模式下的測試樣式傳送路徑示意圖。圖4A為依照本發(fā)明實(shí)施例說明對圖3B所示顯示控制驅(qū)動(dòng)器做寫入測試樣式和讀出測試樣式的流程示意圖。圖4B為依照本發(fā)明實(shí)施例說明圖3B所示顯示控制驅(qū)動(dòng)器于測試操作模式下的信號時(shí)序示意圖。圖5A為依照本發(fā)明另一實(shí)施例說明顯示控制驅(qū)動(dòng)器于測試操作模式下的測試樣式傳送路徑示意圖。圖5B為依照本發(fā)明另一實(shí)施例說明圖5A所示顯示控制驅(qū)動(dòng)器于測試操作模式下的信號時(shí)序示意圖。附圖標(biāo)記100、300、500 :顯示控制驅(qū)動(dòng)器110、310、510 :處理器112:寫入路徑114:讀出路徑120、320、520 :系統(tǒng)接口電路122、322、522 :存儲(chǔ)器控制電路124、324、524 :影像數(shù)據(jù)存儲(chǔ)器126、326、526 :時(shí)序控制電路128、328、528 :移位寄存器130、330、530 :數(shù)據(jù)線驅(qū)動(dòng)電路132、332、532 :灰階電壓產(chǎn)生電路134、334、534 :柵極線驅(qū)動(dòng)電路140、340、540 :顯示面板312,512 :測試樣式的寫入路徑350、550 :測試輸出端口βδ νβδΟρδδΟρδδΟη :輸出端352,552 :測試樣式的讀出路徑
410 422、560 572 :標(biāo)號COMMAND :指令CSX、WRX、D/CX、RDX :控制信號D :雙向數(shù)據(jù)總線DATA :測試樣式Data Output [O]、Data Output [η]:數(shù)據(jù)輸出位兀S210 S250、S410 S470 :步驟
具體實(shí)施例方式請參照圖3Α，為本發(fā)明實(shí)施例所提出顯示控制驅(qū)動(dòng)器架構(gòu)的方框示意圖。此顯不控制驅(qū)動(dòng)器(Display Controller Driver) 300 包括系統(tǒng)接口電路(System InterfaceCircuit) 320、存儲(chǔ)器控制電路(Memory Control Circuit) 322、影像數(shù)據(jù)存儲(chǔ)器(ImageData Memory) 324、時(shí)序控制電路(Timing Control Circuit) 326、移位寄存器(ShiftRegister) 328、數(shù)據(jù)線驅(qū)動(dòng)電路(Data Line Driving Circuit) 330、灰階電壓產(chǎn)生電路(Grayscale Voltage Generating Circuit) 332 與柵極線驅(qū)動(dòng)電路(Gate Line DrivingCircuit) 3340系統(tǒng)接口電路320耦接到外部的處理器310。數(shù)據(jù)線驅(qū)動(dòng)電路330與柵極線驅(qū)動(dòng)電路334可以被耦接到顯示面板340或是外部測試平臺(tái)的量測儀器。在正常操作模式中，顯示控制驅(qū)動(dòng)器300連接到一處理器310與一顯示面板340，此處理器310與顯示面板340可為顯示裝置、手持式電子裝置(例如手機(jī)或個(gè)人數(shù)字助理PDA等)或其他電子裝置中的內(nèi)部處理裝置與顯示裝置。數(shù)據(jù)線驅(qū)動(dòng)電路330將時(shí)序控制電路326所提供的顯示數(shù)據(jù)轉(zhuǎn)換為對應(yīng)的灰階電壓信號，并且經(jīng)由顯示控制驅(qū)動(dòng)器300的多個(gè)數(shù)據(jù)線輸出端將所述灰階電壓信號輸出給顯示面板340。在測試操作模式中，此處理器310亦可為外部測試平臺(tái)的處理器。在此實(shí)施例中，顯示控制驅(qū)動(dòng)器300還包括至少一測試輸出端口 350。時(shí)序控制電路326還包括對應(yīng)的輸出端以耦接至顯示控制驅(qū)動(dòng)器300的測試輸出端口 350。時(shí)序控制電路326可以經(jīng)由測試輸出端口 350輸出數(shù)據(jù)至顯示控制驅(qū)動(dòng)器300的外部。此測試輸出端口 350可以是在既有的輸出端中選擇一或部分的輸出端作為此測試輸出端口 350，或是額外新增的輸出端口，都屬本實(shí)施例的范疇。在一實(shí)施例中，此測試輸出端口 350可包括具有多位元的輸出端SSO1NSSOn，例如圖3A中標(biāo)示的數(shù)據(jù)輸出位元Data Output
DataOutput [η]，分別對應(yīng)到輸出端35(^ 350η，其中η為整數(shù)。前述位元數(shù)量η可視設(shè)計(jì)上的條件而定，使測試輸出端口 350具有不同的輸出端數(shù)量。當(dāng)顯示控制驅(qū)動(dòng)器300操作在正常操作模式(Normal Operation Mode)時(shí),夕卜部的處理器310將顯示數(shù)據(jù)經(jīng)系統(tǒng)接口電路320傳送給存儲(chǔ)器控制電路322。存儲(chǔ)器控制電路322將顯示數(shù)據(jù)暫存于影像數(shù)據(jù)存儲(chǔ)器324。而時(shí)序控制電路326則是按時(shí)序?qū)Υ鎯?chǔ)器控制電路322、移位寄存器328、數(shù)據(jù)線驅(qū)動(dòng)電路330、柵極線驅(qū)動(dòng)電路334與灰階電壓產(chǎn)生 電路332發(fā)出控制信號。例如，時(shí)序控制電路326發(fā)出控制信號，將影像數(shù)據(jù)從影像數(shù)據(jù)存儲(chǔ)器324經(jīng)由存儲(chǔ)器控制電路322讀出至?xí)r序控制電路326，并且從時(shí)序控制電路326將影像數(shù)據(jù)傳送到移位寄存器328。移位寄存器328依據(jù)時(shí)序控制電路326的鎖存脈沖，將影像數(shù)據(jù)進(jìn)行閂鎖并傳送到數(shù)據(jù)線驅(qū)動(dòng)電路330。而時(shí)序控制電路326更進(jìn)一步控制數(shù)據(jù)線驅(qū)動(dòng)電路330與柵極線驅(qū)動(dòng)電路334，用以將影像數(shù)據(jù)傳送到顯示面板340的像素中，據(jù)以顯示對應(yīng)的影像。在正常操作模式時(shí)，關(guān)閉測試輸出端口 350，此時(shí)顯示控制驅(qū)動(dòng)器300的測試輸出端口350為關(guān)閉狀態(tài),不對外輸出任何信號。
當(dāng)對顯示控制驅(qū)動(dòng)器300進(jìn)行測試操作時(shí)，顯示控制驅(qū)動(dòng)器300操作在測試操作模式(Test Operation Mode)。在測試操作模式中，夕卜部測試平臺(tái)(處理器310)將對影像數(shù)據(jù)存儲(chǔ)器324進(jìn)行測試，以測試影像數(shù)據(jù)或測試樣式(Test Pattern)是否可以正確地儲(chǔ)存于影像數(shù)據(jù)存儲(chǔ)器324內(nèi)。圖3B為依照本發(fā)明實(shí)施例說明圖3A所示顯示控制驅(qū)動(dòng)器300于測試操作模式下的測試樣式傳送路徑示意圖。于上述測試操作模式中，請參照圖3B，測試樣式的傳送路徑包括寫入路徑312與讀出路徑352。測試樣式的寫入路徑312包括從處理器310經(jīng)由系統(tǒng)接口電路320、存儲(chǔ)器控制電路322到影像數(shù)據(jù)存儲(chǔ)器324。測試樣式的讀出路徑352則是從影像數(shù)據(jù)存儲(chǔ)器324經(jīng)由存儲(chǔ)器控制電路322、時(shí)序控制電路326到測試輸出端口 350。外部測試平臺(tái)的量測儀器(例如處理器310或是其他電路)從測試輸出端口 350讀出測試樣式后進(jìn)行判斷是否通過測試。在整個(gè)測試操作過程中，因利用不同的傳輸通道312與352，故可以不需要考慮傳輸接口的通信協(xié)議使測試時(shí)間得以降低。請參照圖4A，為依照本發(fā)明實(shí)施例說明對圖3B所示顯示控制驅(qū)動(dòng)器300做寫入測試樣式和讀出測試樣式的流程示意圖。首先，如步驟S410，經(jīng)由寫入路徑312將第一個(gè)測試樣式寫入影像數(shù)據(jù)存儲(chǔ)器324。而后，如步驟S420，例如，由處理器310下指令將顯示控制驅(qū)動(dòng)器300啟動(dòng)，并且使顯示控制驅(qū)動(dòng)器300切換到測試操作模式，例如下指令“Sle印out”、“Display on”和“Turn on test mode”。接著，如步驟S430,經(jīng)由讀出路徑352 (經(jīng)由時(shí)序控制電路326)將測試樣式的一列(Row)數(shù)據(jù)從影像數(shù)據(jù)存儲(chǔ)器324中讀出，同時(shí)通過時(shí)序控制電路326與測試輸出端口 350將測試樣式輸出至顯示控制驅(qū)動(dòng)器300外。接著，如步驟S440，外部測試平臺(tái)的量測儀器(例如處理器310或是其他電路)判斷經(jīng)由時(shí)序控制電路326從影像數(shù)據(jù)存儲(chǔ)器324中所讀出的測試樣式是否與預(yù)期的樣式一致。若未與預(yù)期的樣式一致則未通過測試，則如步驟S470，結(jié)束此測試流程。如果步驟S440判斷測試輸出端口 350所輸出的測試樣式與預(yù)期的樣式一致則通過測試，則接著如步驟S450判斷是否為最后測試樣式的最后一列，若是，則如步驟S470，結(jié)束此測試流程。若步驟S450判斷不是最后測試樣式的最后一列，則進(jìn)行步驟S460，處理器310經(jīng)由寫入路徑312寫入另一個(gè)測試樣式的下一列數(shù)據(jù)到影像數(shù)據(jù)存儲(chǔ)器324，并且接著回到步驟S430以便進(jìn)行下一列的測試。對圖3B所示顯示控制驅(qū)動(dòng)器300于測試操作模式下做寫入測試樣式和讀出測試樣式的信號時(shí)序示意圖則如圖4B所示。時(shí)序控制電路326通過存儲(chǔ)器控制電路322將一列的測試樣式由影像數(shù)據(jù)存儲(chǔ)器324中讀出后輸入至移位寄存器328，同時(shí)將此列的測試樣式通過時(shí)序控制電路326與測試輸出端口 350輸出至顯示控制驅(qū)動(dòng)器300外部做樣式比對。當(dāng)每一列的測試樣式傳送至移位寄存器328后,下一個(gè)測試樣式(Next Test Pattern)的一列數(shù)據(jù)也同時(shí)通過寫入路徑312儲(chǔ)存到影像數(shù)據(jù)存儲(chǔ)器324。如圖4B所示，目前測試樣式(以下稱為第一測試樣式)中的第一列數(shù)據(jù)(如標(biāo)號410)由時(shí)序控制電路326輸入至移位寄存器328時(shí)，測試輸出端口 350亦將第一測試樣式中的第一列數(shù)據(jù)410輸出至外部測試平臺(tái)的量測儀器(例如處理器310或是其他電路)做樣式比對。而后，下一個(gè)測試樣式(以下稱為第二測試樣式)中的第一列數(shù)據(jù)(如標(biāo)號420)通過寫入路徑312儲(chǔ)存到影像數(shù)據(jù)存儲(chǔ)器324內(nèi)。在此同時(shí)，時(shí)序控制電路326依序?qū)⒌谝粶y試樣式中的第二列數(shù)據(jù)(如標(biāo)號412)輸入移位寄存器328，以及通過測試輸出端口 350將第一測試樣式中的第二列數(shù)據(jù)412輸出至外部測試平臺(tái)的量測儀器(例如處理器310或是其他電路)做樣式比對。
以此類推，下一個(gè)測試樣式(第二測試樣式)的第二列數(shù)據(jù)(如標(biāo)號422)通過寫入路徑312儲(chǔ)存到影像數(shù)據(jù)存儲(chǔ)器324內(nèi)，同時(shí)時(shí)序控制電路326將第一測試樣式中的第三列數(shù)據(jù)輸入移位寄存器328，以及通過測試輸出端口 350將第一測試樣式中的第三列數(shù)據(jù)輸出至外部測試平臺(tái)的量測儀器(例如處理器310或是其他電路)做樣式比對。依照上述的時(shí)序，將測試樣式所有列的數(shù)據(jù)都完成寫入與讀出比對。綜上所述，當(dāng)顯示控制驅(qū)動(dòng)器300操作在測試操作模式時(shí)，對于測試數(shù)據(jù)(測試樣式)的傳輸，是采用不同的傳輸路徑312與352。因此，可以不需要考慮顯示控制驅(qū)動(dòng)器300的傳輸接口的通信協(xié)議與傳輸通道的限制條件，這樣可大幅減少測試的時(shí)間。請參照圖5A，為說明本發(fā)明另一實(shí)施例所提出顯示控制驅(qū)動(dòng)器于測試操作模式下的測試樣式傳送路徑示意圖。此顯示控制驅(qū)動(dòng)器500連接到處理器510與顯示面板540。而顯示控制驅(qū)動(dòng)器500包括系統(tǒng)接口電路520、存儲(chǔ)器控制電路522、影像數(shù)據(jù)存儲(chǔ)器524、時(shí)序控制電路526、移位寄存器528、數(shù)據(jù)線驅(qū)動(dòng)電路530、灰階電壓產(chǎn)生電路532與柵極線驅(qū)動(dòng)電路534。圖5A所示實(shí)施例可以參照圖3A與圖3B的相關(guān)說明。不同于圖3A與圖3B所示實(shí)施例之處，在于此實(shí)施例中顯示控制驅(qū)動(dòng)器500的測試輸出端口 550耦接至系統(tǒng)接口電路520。時(shí)序控制電路526可以經(jīng)由系統(tǒng)接口電路520與測試輸出端口 550輸出數(shù)據(jù)。此測試輸出端口 550可以是在既有的輸出端中選擇一或部分的輸出端作為此測試輸出端口550，或是額外新增的輸出端口作為此測試輸出端口 550，都屬本實(shí)施例的范疇。在一實(shí)施例中，此測試輸出端口 550可包括具有多位元的輸出端SSO1 550n，例如圖5A中標(biāo)示的數(shù)據(jù)輸出位元Data Output [O] Data Output [η]，分別對應(yīng)到輸出端SSO1 550n，其中η為整數(shù)。前述位元數(shù)量η可視設(shè)計(jì)上的條件而定，使測試輸出端口 350具有不同的輸出端數(shù)量。當(dāng)顯示控制驅(qū)動(dòng)器500操作在正常操作模式時(shí)，外部的處理器510將顯示數(shù)據(jù)經(jīng)系統(tǒng)接口電路520傳送給存儲(chǔ)器控制電路522。存儲(chǔ)器控制電路522將顯示數(shù)據(jù)暫存于影像數(shù)據(jù)存儲(chǔ)器524。而時(shí)序控制電路526則是按時(shí)序?qū)Υ鎯?chǔ)器控制電路522、移位寄存器528、數(shù)據(jù)線驅(qū)動(dòng)電路530、柵極線驅(qū)動(dòng)電路534與灰階電壓產(chǎn)生電路532發(fā)出控制信號。顯示控制驅(qū)動(dòng)器500在正常操作模式的操作過程可以參照圖3Α的相關(guān)說明，故不再贅述。在正常操作模式時(shí)關(guān)閉測試輸出端口 550，使測試輸出端口 550為關(guān)閉狀態(tài)，不對外輸出任何信號。當(dāng)對顯示控制驅(qū)動(dòng)器500進(jìn)行測試操作時(shí)，顯示控制驅(qū)動(dòng)器500操作在測試操作模式。顯示控制驅(qū)動(dòng)器500在測試操作模式的操作過程可以參照圖4Α的相關(guān)說明。在測試操作模式中，外部測試平臺(tái)的處理器510將對影像數(shù)據(jù)存儲(chǔ)器524進(jìn)行測試，以測試影像數(shù)據(jù)或測試樣式是否可以正確地儲(chǔ)存于影像數(shù)據(jù)存儲(chǔ)器524內(nèi)。圖5Β為依照本發(fā)明另一實(shí)施例說明圖5Α所示顯示控制驅(qū)動(dòng)器500于測試操作模式下的信號時(shí)序示意圖。于上述測試模式，請參照圖5Α，測試樣式的傳送路徑包括寫入路徑512與讀出路徑552。測試樣式的寫入路徑512包括從處理器510經(jīng)由系統(tǒng)接口電路520、存儲(chǔ)器控制電路522到影像數(shù)據(jù)存儲(chǔ)器524。測試樣式的讀出路徑552則是從影像數(shù)據(jù)存儲(chǔ)器524經(jīng)由存儲(chǔ)器控制電路522、時(shí)序控制電路526、系統(tǒng)接口電路520到測試輸出端口 550。外部測試平臺(tái)的量測儀器(例如處理器510或是其他電路)從測試輸出端口 550讀出測試樣式后進(jìn)行判斷是否通過測試。在整個(gè)測試操作過程中，因利用不同的傳輸通道512與552，故可以不需要考慮傳輸接口的通信協(xié)議使測試時(shí)間得以降低。對圖5A所示顯示控制驅(qū)動(dòng)器500于測試操作模式下做寫入測試樣式和讀出測試樣式的信號時(shí)序示意圖則如圖5B所示。時(shí)序控制電路526通過存儲(chǔ)器控制電路522將一列的測試樣式由影像數(shù)據(jù)存儲(chǔ)器524中讀出后輸入至移位寄存器528，同時(shí)時(shí)序控制電路526將此列的測試樣式通過系統(tǒng)接口電路520與測試輸出端口 550輸出至顯示控制驅(qū)動(dòng)器500外部做樣式比對。時(shí)序控制電路526在每個(gè)傳送周期內(nèi)將一次傳送2筆測試數(shù)據(jù)給移位寄存器528，同時(shí)測試輸出端口 550以分時(shí)多工的方式將此2筆測試數(shù)據(jù)輸出。當(dāng)每一列的測試樣式傳送至移位寄存器528后，下一個(gè)測試樣式的一列數(shù)據(jù)也同時(shí)通過寫入路徑512儲(chǔ)存到影像數(shù)據(jù)存儲(chǔ)器524。如圖5B所示，時(shí)序控制電路526將目前 測試樣式(以下稱為第一測試樣式)中的第一列數(shù)據(jù)(如標(biāo)號560)經(jīng)由存儲(chǔ)器控制電路522從影像數(shù)據(jù)存儲(chǔ)器524讀出，然后由時(shí)序控制電路526將第一列數(shù)據(jù)560輸入至移位寄存器528，以及由時(shí)序控制電路526將第一列數(shù)據(jù)560傳輸至系統(tǒng)接口電路520。在時(shí)序控制電路526將第一列數(shù)據(jù)560輸入至移位寄存器528時(shí)，系統(tǒng)接口電路520亦以分時(shí)多工的方式通過測試輸出端口 550將第一測試樣式中的第一列數(shù)據(jù)560輸出至外部測試平臺(tái)的量測儀器(例如處理器510或是其他電路)做樣式比對。而后，下一個(gè)測試樣式(以下稱為第二測試樣式)中的第一列數(shù)據(jù)(如標(biāo)號570)通過寫入路徑512儲(chǔ)存到影像數(shù)據(jù)存儲(chǔ)器524內(nèi)。在此同時(shí),時(shí)序控制電路526依序?qū)⒌谝粶y試樣式中的第二列數(shù)據(jù)(如標(biāo)號562)輸入移位寄存器528,以及通過測試輸出端口 550將第一測試樣式中的第二列數(shù)據(jù)562輸出至外部測試平臺(tái)的量測儀器(例如處理器510或是其他電路)做樣式比對。以此類推，下一個(gè)測試樣式(第二測試樣式)的第二列數(shù)據(jù)(如標(biāo)號572)通過寫入路徑512儲(chǔ)存到影像數(shù)據(jù)存儲(chǔ)器524內(nèi)，同時(shí)時(shí)序控制電路526將第一測試樣式中的第三列數(shù)據(jù)輸入移位寄存器528，以及通過系統(tǒng)接口電路520與測試輸出端口 550將第一測試樣式中的第三列數(shù)據(jù)輸出至外部測試平臺(tái)的量測儀器(例如處理器510或是其他電路)做樣式比對。依照上述的時(shí)序，將測試樣式所有列的數(shù)據(jù)都完成寫入與讀出比對。一般而言，顯不面板的畫面更新率(Frames per Second, FPS)為60Hz以上，即顯示控制驅(qū)動(dòng)器必須每秒驅(qū)動(dòng)顯示面板60畫面以上，亦即時(shí)序控制電路將對影像數(shù)據(jù)存儲(chǔ)器的全部數(shù)據(jù)做每秒60次以上的讀取。若將顯示控制驅(qū)動(dòng)器設(shè)定在畫面更新率為60Hz的條件下，則一個(gè)畫面的時(shí)間約為16. 6ms ;即時(shí)序控制電路在16. 6ms內(nèi)將對影像數(shù)據(jù)存儲(chǔ)器內(nèi)所有的數(shù)據(jù)進(jìn)行一次讀取操作。運(yùn)用上述實(shí)施例所提出的顯示控制驅(qū)動(dòng)器300或500操作在測試模式時(shí)，執(zhí)行一次測試模式操作所須的時(shí)間可由以下分析得知。以QVGA(即240X320)解析度的條件下為例，假設(shè)寫入周期(Write Cycle)是65納秒(ns, nanosecond),而且以執(zhí)行一次測試模式操作使用兩個(gè)測試樣式(Test Pattern)
為例，則執(zhí)行一次測試模式操作所須的時(shí)間是
2x16.6m··+ 65χ(320><240+1) ns N 38.2ms· ·
若以WVGA (即480X864)解析度的條件下為例，假設(shè)寫入周期(Write Cycle)是33納秒(ns)，而且以執(zhí)行一次測試模式操作使用兩個(gè)測試樣式為例，則執(zhí)行一次測試模式操作所須的時(shí)間是
2x16.6ms + 33χ(864χ480+1) ns N 46.87ms· ·綜上所述，QVGA解析度的傳統(tǒng)顯示控制驅(qū)動(dòng)器在相同的條件下進(jìn)行測試模式需79ms，而WVGA解析度的傳統(tǒng)顯示控制驅(qū)動(dòng)器則需359ms。因此可以得知，上述實(shí)施例所提出的顯示控制驅(qū)動(dòng)器300或500可大幅縮短測試時(shí)間。
雖然本發(fā)明已以實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域的普通技術(shù)人員，當(dāng)可作些許更動(dòng)與潤飾，而不脫離本發(fā)明的精神和范圍。
權(quán)利要求
1.一種顯示控制驅(qū)動(dòng)器，包括 一影像數(shù)據(jù)存儲(chǔ)器用于儲(chǔ)存數(shù)據(jù)； 一時(shí)序控制電路，從該影像數(shù)據(jù)存儲(chǔ)器獲得所述數(shù)據(jù)；以及 一數(shù)據(jù)線驅(qū)動(dòng)電路，耦接至該時(shí)序控制電路以接收所述數(shù)據(jù)，并經(jīng)由該顯示控制驅(qū)動(dòng)器的至少一數(shù)據(jù)線輸出端輸出對應(yīng)所述數(shù)據(jù)的灰階電壓信號； 其中于一測試操作模式下，該時(shí)序控制電路還將來自于該影像數(shù)據(jù)存儲(chǔ)器的所述數(shù)據(jù)傳輸至該顯示控制驅(qū)動(dòng)器的至少一測試輸出端口。
2.根據(jù)權(quán)利要求I所述的顯示控制驅(qū)動(dòng)器，其中該時(shí)序控制電路還包括至少一輸出端以耦接至所述至少一測試輸出端口，而于該測試操作模式下該時(shí)序控制電路經(jīng)由所述至少一輸出端將來自于該影像數(shù)據(jù)存儲(chǔ)器的所述數(shù)據(jù)傳輸至所述至少一測試輸出端口。
3.根據(jù)權(quán)利要求I所述的顯示控制驅(qū)動(dòng)器，其中還包括 一系統(tǒng)接口電路，于該顯示控制驅(qū)動(dòng)器與外部的一處理器之間提供一通信接口 ； 其中該處理器通過該系統(tǒng)接口電路將所述數(shù)據(jù)儲(chǔ)存至該影像數(shù)據(jù)存儲(chǔ)器。
4.根據(jù)權(quán)利要求3所述的顯示控制驅(qū)動(dòng)器，其中還包括 一存儲(chǔ)器控制電路，耦接于該系統(tǒng)接口電路與該影像數(shù)據(jù)存儲(chǔ)器之間； 其中該處理器通過該系統(tǒng)接口電路與該存儲(chǔ)器控制電路將所述數(shù)據(jù)儲(chǔ)存至該影像數(shù)據(jù)存儲(chǔ)器，而且該時(shí)序控制電路通過該存儲(chǔ)器控制電路取得來自于該影像數(shù)據(jù)存儲(chǔ)器的所述數(shù)據(jù)。
5.根據(jù)權(quán)利要求3所述的顯示控制驅(qū)動(dòng)器，其中該系統(tǒng)接口電路耦接至所述至少一測試輸出端口，而于該測試操作模式下該時(shí)序控制電路經(jīng)由該系統(tǒng)接口電路將來自于該影像數(shù)據(jù)存儲(chǔ)器的所述數(shù)據(jù)傳輸至所述至少一測試輸出端口。
6.根據(jù)權(quán)利要求I所述的顯示控制驅(qū)動(dòng)器，其中當(dāng)該顯示控制驅(qū)動(dòng)器操作在一正常操作模式時(shí)，所述至少一測試輸出端口為關(guān)閉狀態(tài)，不對外輸出任何信號。
7.根據(jù)權(quán)利要求I所述的顯示控制驅(qū)動(dòng)器，其中還包括 一移位寄存器，耦接于該時(shí)序控制電路與該數(shù)據(jù)線驅(qū)動(dòng)電路之間； 其中該時(shí)序控制電路通過該移位寄存器將自于該影像數(shù)據(jù)存儲(chǔ)器的所述數(shù)據(jù)傳輸至該數(shù)據(jù)線驅(qū)動(dòng)電路。
8.—種顯示控制驅(qū)動(dòng)器的測試方法，其中該顯示控制驅(qū)動(dòng)器包括一時(shí)序控制電路、一影像數(shù)據(jù)存儲(chǔ)器以及一數(shù)據(jù)線驅(qū)動(dòng)電路，而該測試方法包括 儲(chǔ)存數(shù)據(jù)于該影像數(shù)據(jù)存儲(chǔ)器； 從該影像數(shù)據(jù)存儲(chǔ)器將所述數(shù)據(jù)傳輸至該時(shí)序控制電路； 從該時(shí)序控制電路將所述數(shù)據(jù)傳輸至該數(shù)據(jù)線驅(qū)動(dòng)電路，其中該數(shù)據(jù)線驅(qū)動(dòng)電路經(jīng)由該顯示控制驅(qū)動(dòng)器的至少一數(shù)據(jù)線輸出端輸出對應(yīng)所述數(shù)據(jù)的灰階電壓信號；以及 于一測試操作模式下，從該時(shí)序控制電路將來自于該影像數(shù)據(jù)存儲(chǔ)器的所述數(shù)據(jù)傳輸至該顯示控制驅(qū)動(dòng)器的至少一測試輸出端口。
9.根據(jù)權(quán)利要求8所述顯示控制驅(qū)動(dòng)器的測試方法，其中該時(shí)序控制電路包括至少一輸出端以耦接至所述至少一測試輸出端口，而于該測試操作模式下該時(shí)序控制電路經(jīng)由所述至少一輸出端將來自于該影像數(shù)據(jù)存儲(chǔ)器的所述數(shù)據(jù)傳輸至所述至少一測試輸出端口。
10.根據(jù)權(quán)利要求8所述顯示控制驅(qū)動(dòng)器的測試方法，其中該顯示控制驅(qū)動(dòng)器還包括一系統(tǒng)接口電路以于該顯示控制驅(qū)動(dòng)器與外部的一處理器之間提供一通信接口 ；以及該處理器通過該系統(tǒng)接口電路將所述數(shù)據(jù)儲(chǔ)存至該影像數(shù)據(jù)存儲(chǔ)器。
11.根據(jù)權(quán)利要求10所述顯示控制驅(qū)動(dòng)器的測試方法，其中該顯示控制驅(qū)動(dòng)器還包括耦接于該系統(tǒng)接口電路與該影像數(shù)據(jù)存儲(chǔ)器之間的一存儲(chǔ)器控制電路；該處理器通過該系統(tǒng)接口電路與該存儲(chǔ)器控制電路將所述數(shù)據(jù)儲(chǔ)存至該影像數(shù)據(jù)存儲(chǔ)器；以及該時(shí)序控制電路通過該存儲(chǔ)器控制電路取得來自于該影像數(shù)據(jù)存儲(chǔ)器的所述數(shù)據(jù)。
12.根據(jù)權(quán)利要求10所述顯示控制驅(qū)動(dòng)器的測試方法，其中該系統(tǒng)接口電路耦接至所述至少一測試輸出端口 ；以及于該測試操作模式下，從該時(shí)序控制電路將來自于該影像數(shù)據(jù)存儲(chǔ)器的所述數(shù)據(jù)經(jīng)由該系統(tǒng)接口電路傳輸至所述至少一測試輸出端口。
13.根據(jù)權(quán)利要求8所述顯示控制驅(qū)動(dòng)器的測試方法，其中還包括 在一正常操作模式時(shí)，關(guān)閉所述至少一測試輸出端口，使所述至少一測試輸出端口不對外輸出任何信號。
14.根據(jù)權(quán)利要求8所述顯示控制驅(qū)動(dòng)器的測試方法，其中該顯示控制驅(qū)動(dòng)器還包括耦接于該時(shí)序控制電路與該數(shù)據(jù)線驅(qū)動(dòng)電路之間的一移位寄存器，該測試方法還包括 該時(shí)序控制電路通過該移位寄存器將來自于該影像數(shù)據(jù)存儲(chǔ)器的所述數(shù)據(jù)傳輸至該數(shù)據(jù)線驅(qū)動(dòng)電路。
全文摘要
一種顯示控制驅(qū)動(dòng)器與其測試方法，此顯示控制驅(qū)動(dòng)器包括影像數(shù)據(jù)存儲(chǔ)器、時(shí)序控制電路以及數(shù)據(jù)線驅(qū)動(dòng)電路。影像數(shù)據(jù)存儲(chǔ)器用以儲(chǔ)存數(shù)據(jù)。時(shí)序控制電路從該影像數(shù)據(jù)存儲(chǔ)器獲得所述數(shù)據(jù)。數(shù)據(jù)線驅(qū)動(dòng)電路耦接至?xí)r序控制電路以接收所述數(shù)據(jù)，并經(jīng)由該顯示控制驅(qū)動(dòng)器的至少一數(shù)據(jù)線輸出端輸出對應(yīng)所述數(shù)據(jù)的灰階電壓信號。于測試操作模式下，時(shí)序控制電路還將來自于影像數(shù)據(jù)存儲(chǔ)器的所述數(shù)據(jù)傳輸至該顯示控制驅(qū)動(dòng)器的至少一測試輸出端口。
文檔編號G09G5/00GK102637420SQ20111019407
公開日2012年8月15日 申請日期2011年7月12日 優(yōu)先權(quán)日2011年2月10日
發(fā)明者楊行健 申請人:聯(lián)詠科技股份有限公司