專利名稱:半實物仿真模擬器的遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半實物仿真模擬器的遙測數(shù)據(jù) 接收轉(zhuǎn)發(fā)方法及遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)裝置，屬于航空航天領(lǐng)域。
背景技術(shù)：
遙測系統(tǒng)是導彈系統(tǒng)測試設(shè)備的主要組成部分，是其數(shù)據(jù)接收轉(zhuǎn)發(fā)的基本技術(shù)之一，在信號傳輸方面有至關(guān)重要的作用。在遙測系統(tǒng)中，半實物仿真模擬器的研制工作非常重要。由于導彈、火箭、航天器等造價昂貴，飛行試驗次數(shù)受限，對地面遙測設(shè)備進行調(diào)試和性能檢測，不可能每次都用外場試飛。因此，采用半實物仿真模擬技術(shù)來制造一個類似實際箭(彈)、星上遙測數(shù)據(jù)信號的接收、發(fā)送試驗環(huán)境，對于遙測系統(tǒng)的研究十分必要。目前，在試驗環(huán)境下進行彈上遙測信息的傳輸主要有兩種方式一是采用無線傳輸方式，在信號傳輸過程中，由于受到外界電磁等因素干擾以及本身在特定試驗環(huán)境下受到振動、沖擊等因素的影響，數(shù)據(jù)信號的傳輸效果不佳，誤碼率較高，導致信息采集不完整；二是采用有線遙測接口方式，該方式的特點是將半實物仿真模擬器的遙測數(shù)據(jù)通過某種有線串行通訊電纜與地面測試設(shè)備直接相連，在試驗過程中遙測數(shù)據(jù)實時地傳輸給地面測試設(shè)備。在導彈、火箭等設(shè)備上，試驗時半實物仿真模擬器一般隨轉(zhuǎn)臺進行高速的轉(zhuǎn)動，所以串行通訊電纜需要通過滑環(huán)固定在半實物仿真模擬器上，但由于轉(zhuǎn)臺的電磁干擾、電纜振動、噪聲等因素導致遙測數(shù)據(jù)誤碼率較高、數(shù)據(jù)不完整。例如某型號彈上半實物仿真彈上信息處理器，其工作原理如圖I所示，在轉(zhuǎn)臺I的臺面上以轉(zhuǎn)臺的轉(zhuǎn)動軸為中心放置彈上信息處理器2，彈上信息處理器2通過滑環(huán)5、串行通訊電纜6與地面接收裝置3實現(xiàn)通訊，該半實物仿真彈上信息處理器配套與某型導彈進行模擬飛行試驗使用，試驗時該彈上信息處理器2固定在轉(zhuǎn)臺I上。串行通訊電纜6起到數(shù)據(jù)傳輸?shù)淖饔?，一端連接在地面接收裝置3上，另一端通過滑環(huán)5連接到彈上信息處理器2上，連接電纜長度為3m。所述彈上信息處理器2的遙測接口采用同步自定義通訊協(xié)議，數(shù)據(jù)傳輸速率為I飛Mbps，可以進行設(shè)置。在進行試驗時彈上信息處理器2與轉(zhuǎn)臺I 一起進行高速轉(zhuǎn)動，轉(zhuǎn)動過程中遙測數(shù)據(jù)通過專用電纜——串行通訊電纜6實時傳送到地面接收裝置3中，試驗結(jié)束后地面接收裝置3對遙測數(shù)據(jù)進行分析和處理。在試驗過程中由于電纜的振動噪聲的影響，數(shù)據(jù)混亂，誤碼率較高。

發(fā)明內(nèi)容
本發(fā)明目的是為了解決現(xiàn)有半實物仿真導彈遙測系統(tǒng)進行振動試驗測試時，通過無線方式接收到的易受干擾、誤碼率高的問題，提供了一種半實物仿真模擬器的遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)方法及裝置。
本發(fā)明半實物仿真模擬器包括轉(zhuǎn)臺、彈上信息處理器和地面接收裝置，
半實物仿真模擬器的遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)方法為
將遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)裝置通過定位孔固定在彈上信息處理器上，遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)裝置包括FPGA、遙測數(shù)據(jù)接收端口電路、數(shù)據(jù)轉(zhuǎn)發(fā)端口電路和存儲單元，[0007]遙測數(shù)據(jù)接收端口電路接收彈上信息處理器的遙測數(shù)據(jù)，并傳輸給FPGA處理，F(xiàn)PGA處理后的數(shù)據(jù)存儲在存儲單元中，
當接收完數(shù)據(jù)，且轉(zhuǎn)臺靜止后，數(shù)據(jù)轉(zhuǎn)發(fā)端口電路在地面接收裝置的控制下將存儲單元中的數(shù)據(jù)轉(zhuǎn)發(fā)給地面接收裝置，完成遙測數(shù)據(jù)接收和轉(zhuǎn)發(fā)。
實現(xiàn)上述方法的遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)裝置，它包括FPGA、遙測數(shù)據(jù)接收端口電路、數(shù)據(jù)轉(zhuǎn)發(fā)端口電路和存儲單元，遙測數(shù)據(jù)接收端口電路的輸入端為接收遙測數(shù)據(jù)端口，遙測數(shù)據(jù)接收端口電路的輸出端與FPGA的輸入端相連，F(xiàn)PGA的數(shù)據(jù)輸入輸出端與數(shù)據(jù)轉(zhuǎn)發(fā)端口電路的數(shù)據(jù)輸入輸出端相連，F(xiàn)PGA的存儲輸入輸出端與存儲單元的存儲輸入輸出端相連。
本發(fā)明的優(yōu)點
本發(fā)明所述方法可以實現(xiàn)對高速、大容量數(shù)據(jù)的接收、轉(zhuǎn)發(fā)。遙測數(shù)據(jù)接收方式、速率可遠程控制；屏蔽性能好，抗干擾能力強；在轉(zhuǎn)臺高速轉(zhuǎn)動時將遙測數(shù)據(jù)保存好，試驗結(jié)束后再將將保存的數(shù)據(jù)給地面接收設(shè)備，這樣避免了在轉(zhuǎn)臺高速轉(zhuǎn)動時用電纜將數(shù)據(jù)傳輸給地面接收設(shè)備存在的問題。


圖I是背景技術(shù)中采用有線遙測接口方式的半實物仿真模擬器的結(jié)構(gòu)示意圖，圖2是本發(fā)明結(jié)構(gòu)示意圖，圖3是實施方式二的結(jié)構(gòu)示意圖，圖4是遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)裝置的詳細結(jié)構(gòu)示意圖，圖5是遙測端口的位同步信號、字節(jié)同步信號及遙測數(shù)據(jù)的時序關(guān)系圖，圖6是遙測數(shù)據(jù)接收模塊流程圖，圖7是同步接收模塊的原理框圖，圖8是同步發(fā)送模塊的原理框圖，圖9是半實物仿真模擬器接收轉(zhuǎn)發(fā)遙測數(shù)據(jù)的工作流程圖。
具體實施方式
具體實施方式
一下面結(jié)合圖I至圖9說明本實施方式，本實施方式所述半實物仿真模擬器包括轉(zhuǎn)臺I、彈上信息處理器2和地面接收裝置3，
半實物仿真模擬器的遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)方法為
將遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)裝置4通過定位孔固定在彈上信息處理器2上，遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)裝置4包括FPGA41、遙測數(shù)據(jù)接收端口電路42、數(shù)據(jù)轉(zhuǎn)發(fā)端口電路43和存儲單元44，
遙測數(shù)據(jù)接收端口電路42接收彈上信息處理器2獲取的遙測數(shù)據(jù)，并傳輸給FPGA41處理，F(xiàn)PGA41處理后的數(shù)據(jù)存儲在存儲單元44中，
當接收完數(shù)據(jù)，且轉(zhuǎn)臺I靜止后，數(shù)據(jù)轉(zhuǎn)發(fā)端口電路43在地面接收裝置3的控制下將存儲單元44中的數(shù)據(jù)轉(zhuǎn)發(fā)給地面接收裝置3，完成遙測數(shù)據(jù)接收和轉(zhuǎn)發(fā)。
在試驗時遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)裝置4與彈上信息處理器2保持同步轉(zhuǎn)動，遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)裝置4通過特定的遙測接口接收彈上信息處理器2的遙測數(shù)據(jù)，與彈上信息處理器2通訊的數(shù)據(jù)接收電纜長10cm，存儲單元44的數(shù)據(jù)存儲容量32Mbit，試驗結(jié)束后，遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)裝置4通過同步串行通訊將遙測數(shù)據(jù)轉(zhuǎn)發(fā)給地面測試設(shè)備3，通訊協(xié)議為HDLC協(xié)議，速率最高為8Mbps (可設(shè)置)。裝置具有很強的抗電磁干擾的能力、避免了電纜振動帶來的影響，可以保證半實物仿真系統(tǒng)的遙測數(shù)據(jù)傳輸?shù)恼_性、完整性。[0019]遙測數(shù)據(jù)接收端口電路42的位同步信號(BS)、字節(jié)同步信號(WS)及遙測數(shù)據(jù)(DATA)的時序關(guān)系如圖5所示。
遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)裝置4上電后，會連續(xù)發(fā)送位同步BS信號，默認速率為5. OMHz，裝置在地面測試計算機的控制可以輸出f 5個字節(jié)長度的字節(jié)同步信號WS15WS為低電平有效，發(fā)送的字節(jié)同步信號下沿對應位同步信號的上沿，彈上信息處理器2在位同步信號的下沿讀字節(jié)同步信號，在下一個位同步信號的下沿使能彈上信息處理器2發(fā)送遙測數(shù)據(jù)，遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)裝置4在接著的下一個位同步信號的上沿接收數(shù)據(jù)。數(shù)據(jù)的接收過程通過在FPGA41內(nèi)部Verilog語言編程實現(xiàn)。
遙測數(shù)據(jù)接收為裝置的核心部分，遙測數(shù)據(jù)通過光電耦合器42-1進入可編程邏輯器件FPGA41，通過在FPGA41內(nèi)部Verilog語言編程，按照特定協(xié)議實現(xiàn)遙測數(shù)據(jù)的串并轉(zhuǎn)換及存儲，在FPGA41內(nèi)部遙測數(shù)據(jù)接收單獨設(shè)計成一個模塊，即為遙測數(shù)據(jù)接收模塊
41-1。遙測數(shù)據(jù)接收模塊41-1的工作流程如圖6所示。
FPGA41包括遙測數(shù)據(jù)接收模塊41-1、數(shù)據(jù)存儲模塊41-2、同步發(fā)送模塊41-3和同步接收模塊41-4，同步接收模塊41-4接收來自數(shù)據(jù)轉(zhuǎn)發(fā)端口電路43的控制命令，并根據(jù)所述控制命令控制數(shù)據(jù)存儲模塊41-2將存儲單元44中的數(shù)據(jù)通過同步發(fā)送模塊41-3轉(zhuǎn)發(fā)至數(shù)據(jù)轉(zhuǎn)發(fā)端口電路43，同步接收模塊41-4還控制遙測數(shù)據(jù)接收模塊41-1接收遙測數(shù)據(jù)接收端口電路42發(fā)送過來的遙測數(shù)據(jù)，遙測數(shù)據(jù)接收模塊41-1將接收的串行的遙測數(shù)據(jù)轉(zhuǎn)換成并行的遙測數(shù)據(jù)，并通過數(shù)據(jù)存儲模塊41-2存儲到存儲單元44中。
遙測數(shù)據(jù)接收端口電路42包括光電耦合器42-1和電平轉(zhuǎn)換芯片42_2，電平轉(zhuǎn)換芯片42-2用于接收遙測數(shù)據(jù)接收模塊41-1的控制信號，電平轉(zhuǎn)換芯片42-2還用于輸出位同步信號和字節(jié)同步信號來控制遙測數(shù)據(jù)的傳輸方式，光電耦合器42-1用于接收遙測數(shù)據(jù)，光電耦合器42-1還用于輸出遙測數(shù)據(jù)給遙測數(shù)據(jù)接收模塊41-1。
遙測數(shù)據(jù)接收端口電路42采用了隔離技術(shù)，數(shù)據(jù)接收用的光電耦合器42-1選用HCPL2430芯片，為光隔離技術(shù)，HCPL2430為DIP8封裝，體積小，傳輸速率可達到40Mbps，用于輸出位同步信號和字節(jié)同步信號的電平轉(zhuǎn)換芯片42-2采用IL-422，為磁隔離技術(shù)，其功耗很低、體較小、集成度高，傳輸速率可到到150Mbps。
數(shù)據(jù)轉(zhuǎn)發(fā)端口電路43選用IL-422芯片。
數(shù)據(jù)轉(zhuǎn)發(fā)端口電路43為同步全雙工RS-422串行通訊接口，接口芯片采用高速IL-422芯片，IL-422兼容RS-422和RS-485兩種通訊電平，通用性強。通訊采用標準HDLC協(xié)議，RS-422串行通訊包括接收模塊和發(fā)送模塊兩部分，通過在FPGA41內(nèi)部Veriolg語言編程實現(xiàn)，分別對應FPGA41中的同步發(fā)送模塊41-3和同步接收模塊41-4。
同步接收模塊41-4主要完成幀同步字節(jié)“7E”識別、零碼剔除、串/并轉(zhuǎn)換、站址識別、CRC校驗、無效幀檢測，并按照約定的功能對啟動遙測、停止遙測、字節(jié)同步信號的長度、遙測速率、遙測數(shù)據(jù)幀長度及轉(zhuǎn)發(fā)速率設(shè)置進行控制。同步接收模塊41-4原理框圖如圖7所示。
同步發(fā)送模塊41-3由時鐘生成子模塊、數(shù)據(jù)移位寄存器、CRC移位寄存器、零碼插入模塊、控制模塊等組成，完成發(fā)送時鐘生成、遙測數(shù)據(jù)并/串轉(zhuǎn)換、CRC校驗碼生成、零碼插入、成幀等功能。發(fā)送模塊的原理框圖如圖8所示。
存儲單元44選用SDRAM。[0030]存儲單元44主要存儲接收的遙測數(shù)據(jù)，設(shè)計中采用了 SDRAM HY57V561620CLT,HY57V561620CLT體積小(長22mm，寬12mm)集成度高，速度快，最高可達到166MHz，容量大，單片容量為16Mbit，操作簡便。
參見圖9所示的流程圖，半實物仿真模擬器進行數(shù)據(jù)接收轉(zhuǎn)發(fā)的具體工作過程為
一、系統(tǒng)上電，軟硬件初始化，試驗開始，轉(zhuǎn)臺I開始轉(zhuǎn)動；
二、通訊設(shè)置對RS-422串行通訊的速率、字節(jié)同步信號(WS)長度和位同步信號(BS)及遙測數(shù)據(jù)幀長設(shè)置；
三、啟動遙測軟件啟動遙測，即WS和BS有效，遙測數(shù)據(jù)接收端口電路42的電平轉(zhuǎn)換芯片42-2輸出WS和BS信號給彈上信息處理器2，然后彈上信息處理器2輸出遙測數(shù)據(jù)，這時光電耦合器42-1才按照規(guī)定的協(xié)議接收彈上信息處理器2的遙測數(shù)據(jù)，并傳送至FPGA41。
四、FPGA41中的遙測數(shù)據(jù)接收模塊41_1按照規(guī)定的協(xié)議接收遙測數(shù)據(jù)，進行串并轉(zhuǎn)換，同時將遙測數(shù)據(jù)存儲到存儲單元4 (SDRAM)內(nèi)。
五、數(shù)據(jù)存儲的過程中對字節(jié)進行計數(shù)，當達到設(shè)定的幀長，重新開始進行下一幀的接收。
六、試驗結(jié)束，轉(zhuǎn)臺I停止轉(zhuǎn)動，半實物仿真系統(tǒng)停止發(fā)送遙測數(shù)據(jù)，遙測數(shù)據(jù)接收端口電路42不再接收遙測數(shù)據(jù)；
七、軟件啟動轉(zhuǎn)發(fā)功能將存儲在SDRAM內(nèi)的遙測數(shù)據(jù)轉(zhuǎn)發(fā)到地面測試設(shè)備。同步接收模塊41-4將啟動信號發(fā)送給數(shù)據(jù)存儲模塊41-2，啟動轉(zhuǎn)發(fā)，將存儲在存儲單元44中的數(shù)據(jù)通過同步發(fā)送模塊41-3發(fā)送給數(shù)據(jù)轉(zhuǎn)發(fā)端口電路43。
八、地面接收設(shè)備3對遙測數(shù)據(jù)進行處理。FPGA41通過數(shù)據(jù)轉(zhuǎn)發(fā)端口電路43轉(zhuǎn)發(fā)出去的遙測數(shù)據(jù)被地面接收設(shè)備3接收并處理。 具體實施方式
二 本實施方式為實現(xiàn)本實施方式一所述的半實物仿真模擬器的遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)方法的遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)裝置，所述遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)裝置4包括FPGA41、遙測數(shù)據(jù)接收端口電路42、數(shù)據(jù)轉(zhuǎn)發(fā)端口電路43和存儲單元44，遙測數(shù)據(jù)接收端口電路42的輸入端為接收遙測數(shù)據(jù)端口，遙測數(shù)據(jù)接收端口電路42的輸出端與FPGA41的輸入端相連，F(xiàn)PGA41的數(shù)據(jù)輸入輸出端與數(shù)據(jù)轉(zhuǎn)發(fā)端口電路43的數(shù)據(jù)輸入輸出端相連，F(xiàn)PGA41的存儲輸入輸出端與存儲單元44的存儲輸入輸出端相連。
FPGA41包括遙測數(shù)據(jù)接收模塊41-1、數(shù)據(jù)存儲模塊41-2、同步發(fā)送模塊41_3和同步接收模塊41-4，同步接收模塊41-4接收來自數(shù)據(jù)轉(zhuǎn)發(fā)端口電路43的控制命令，并根據(jù)所述控制命令控制數(shù)據(jù)存儲模塊41-2將存儲單元44中的數(shù)據(jù)通過同步發(fā)送模塊41-3轉(zhuǎn)發(fā)至數(shù)據(jù)轉(zhuǎn)發(fā)端口電路43，同步接收模塊41-4還控制遙測數(shù)據(jù)接收模塊41-1接收遙測數(shù)據(jù)接收端口電路42發(fā)送過來的遙測數(shù)據(jù)，遙測數(shù)據(jù)接收模塊41-1將接收的串行的遙測數(shù)據(jù)轉(zhuǎn)換成并行的遙測數(shù)據(jù)，并通過數(shù)據(jù)存儲模塊41-2存儲到存儲單元44中。
遙測數(shù)據(jù)接收端口電路42包括光電耦合器42-1和電平轉(zhuǎn)換芯片42_2，電平轉(zhuǎn)換芯片42-2用于輸出位同步信號和字節(jié)同步信號來控制遙測數(shù)據(jù)的傳輸方式，光電耦合器
42-1用于接收遙測數(shù)據(jù)，光電耦合器42-1還用于輸出遙測數(shù)據(jù)給遙測數(shù)據(jù)接收模塊41-1。
光電耦合器42-1選用HCPL2430芯片。電平轉(zhuǎn)換芯片42_2選用IL-422芯片。[0044]數(shù)據(jù)轉(zhuǎn)發(fā)端口電路43選用IL-422芯片。
存儲單元44選用SDRAM。
本發(fā)明尺寸小，金屬結(jié)構(gòu)件直徑12cm，高度10cm，屏蔽性能好，抗干擾能力強，可以實現(xiàn)對高速、大容量數(shù)據(jù)的接收、轉(zhuǎn)發(fā)。遙測數(shù)據(jù)接收方式、速率可遠程控制。主要性能指標有
I)遙測數(shù)據(jù)接口采用隔離技術(shù)；
2)遙測接收速率默認為5Mbps，可遠程設(shè)置；2Mbps、4Mbps、5Mbps、8Mbps ;
3)數(shù)據(jù)緩沖存儲深度32Mbit ;
4)數(shù)據(jù)轉(zhuǎn)發(fā)部分采用全雙工RS-422通訊支持HDLC傳輸協(xié)議，采用CCITT-16格式自動計算16位CRC校驗碼；
5)轉(zhuǎn)發(fā)速率默認 IMbps,可設(shè)置 800kbps、2Mbps、4Mbps、8Mbps。
權(quán)利要求
1.半實物仿真模擬器的遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)方法，所述半實物仿真模擬器包括轉(zhuǎn)臺(I)、彈上信息處理器(2 )和地面接收裝置(3 )， 其特征在于，半實物仿真模擬器的遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)方法為 將遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)裝置(4)通過定位孔固定在彈上信息處理器(2)上，遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)裝置(4)包括FPGA (41),遙測數(shù)據(jù)接收端口電路(42)、數(shù)據(jù)轉(zhuǎn)發(fā)端口電路(43)和存儲單元(44), 遙測數(shù)據(jù)接收端口電路(42 )接收彈上信息處理器(2 )發(fā)送的遙測數(shù)據(jù)，并傳輸給FPGA(41)處理，F(xiàn)PGA (41)處理后的數(shù)據(jù)存儲在存儲單元(44)中， 當接收完數(shù)據(jù)，且轉(zhuǎn)臺(I)靜止后，數(shù)據(jù)轉(zhuǎn)發(fā)端口電路(43 )在地面接收裝置(3 )的控制下將存儲單元(44 )中的數(shù)據(jù)轉(zhuǎn)發(fā)給地面接收裝置(3 )，完成遙測數(shù)據(jù)接收和轉(zhuǎn)發(fā)。
2.實現(xiàn)權(quán)利要求
I所述的半實物仿真模擬器的遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)方法的遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)裝置，其特征在于，所述遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)裝置(4)包括FPGA (41)、遙測數(shù)據(jù)接收端口電路(42)、數(shù)據(jù)轉(zhuǎn)發(fā)端口電路(43)和存儲單元(44)，遙測數(shù)據(jù)接收端口電路(42)的輸入端為接收遙測數(shù)據(jù)端口，遙測數(shù)據(jù)接收端口電路(42)的輸出端與FPGA (41)的輸入端相連，F(xiàn)PGA (41)的數(shù)據(jù)輸入輸出端與數(shù)據(jù)轉(zhuǎn)發(fā)端口電路(43)的數(shù)據(jù)輸入輸出端相連，F(xiàn)PGA(41)的存儲輸入輸出端與存儲單元(44)的存儲輸入輸出端相連。
3.根據(jù)權(quán)利要求
2所述的遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)裝置，其特征在于，F(xiàn)PGA(41)包括遙測數(shù)據(jù)接收模塊(41-1)、數(shù)據(jù)存儲模塊(41-2)、同步發(fā)送模塊(41-3)和同步接收模塊(41-4)，同步接收模塊(41-4)接收來自數(shù)據(jù)轉(zhuǎn)發(fā)端口電路(43)的控制命令，并根據(jù)所述的控制命令控制數(shù)據(jù)存儲模塊(41-2)將存儲單元(44)中的數(shù)據(jù)通過同步發(fā)送模塊(41-3)轉(zhuǎn)發(fā)至數(shù)據(jù)轉(zhuǎn)發(fā)端口電路(43)，同步接收模塊(41-4)還控制遙測數(shù)據(jù)接收模塊(41-1)接收遙測數(shù)據(jù)接收端口電路(42)發(fā)送過來的遙測數(shù)據(jù)，遙測數(shù)據(jù)接收模塊(41-1)將接收的串行的遙測數(shù)據(jù)轉(zhuǎn)換成并行的遙測數(shù)據(jù)，并通過數(shù)據(jù)存儲模塊(41-2)存儲到存儲單元(44 )中。
4.根據(jù)權(quán)利要求
2所述的遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)裝置，其特征在于，遙測數(shù)據(jù)接收端口電 路(42)包括光電耦合器(42-1)和電平轉(zhuǎn)換芯片(42-2)，電平轉(zhuǎn)換芯片(42_2)用于輸出位同步信號和字節(jié)同步信號來控制遙測數(shù)據(jù)的傳輸方式，光電耦合器(42-1)用于接收遙測數(shù)據(jù)，光電耦合器(42-1)還用于輸出遙測數(shù)據(jù)給遙測數(shù)據(jù)接收模塊(41-1)。
5.根據(jù)權(quán)利要求
4所述的遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)裝置，其特征在于，光電耦合器(42-1)選用HCPL2430芯片。
6.根據(jù)權(quán)利要求
4所述的遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)裝置，其特征在于，電平轉(zhuǎn)換芯片(42-2)選用IL-422芯片。
7.根據(jù)權(quán)利要求
2所述的遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)裝置，其特征在于，數(shù)據(jù)轉(zhuǎn)發(fā)端口電路(43)選用IL-422芯片。
8.根據(jù)權(quán)利要求
2所述的遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)裝置，其特征在于，存儲單元(44)選用SDRAM0
專利摘要
半實物仿真模擬器的遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)方法及裝置，屬于航空航天領(lǐng)域，本發(fā)明為解決現(xiàn)有半實物仿真導彈遙測系統(tǒng)進行振動試驗測試時，通過無線方式接收到的易受干擾、誤碼率高的問題。本發(fā)明半實物仿真模擬器的遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)方法為將所述遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)裝置通過定位孔固定在彈上信息處理器上，遙測數(shù)據(jù)接收轉(zhuǎn)發(fā)裝置包括FPGA、遙測數(shù)據(jù)接收端口電路、數(shù)據(jù)轉(zhuǎn)發(fā)端口電路和存儲單元，遙測數(shù)據(jù)接收端口電路接收彈上信息處理器的遙測數(shù)據(jù)，并傳輸給FPGA處理，F(xiàn)PGA處理后的數(shù)據(jù)存儲在存儲單元中，當接收完數(shù)據(jù)，且轉(zhuǎn)臺靜止后，數(shù)據(jù)轉(zhuǎn)發(fā)端口電路在地面接收裝置的控制下將存儲單元中的數(shù)據(jù)轉(zhuǎn)發(fā)給地面接收裝置，完成遙測數(shù)據(jù)接收和轉(zhuǎn)發(fā)。
文檔編號F41G7/00GKCN101806559SQ201010136946
公開日2012年11月14日 申請日期2010年3月31日
發(fā)明者喬立巖, 劉大同, 周建寶, 彭宇, 潘大為, 趙光權(quán) 申請人:哈爾濱工業(yè)大學導出引文BiBTeX, EndNote, RefMan專利引用 (3), 非專利引用 (2),