可重配置發(fā)射機和雙模驅(qū)動器及其系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本公開內(nèi)容總體上涉及可重配置發(fā)射機和雙模驅(qū)動器、以及使用可重配置發(fā)射機和雙模驅(qū)動器的系統(tǒng)。
【背景技術(shù)】
[0002]現(xiàn)今的高速數(shù)字系統(tǒng)中存在范圍廣泛的存儲器配置，以便滿足特定平臺的帶寬、功率、容量、以及成本約束。例如，期望基于DDR4(雙倍數(shù)據(jù)速率IV)和GDDR5 (圖形雙倍數(shù)據(jù)速率V)的收發(fā)機滿足服務(wù)器、客戶端、制圖、以及移動平臺的需要。1/0(輸入-輸出)接口可以需要另外的面積和電路，以便結(jié)合單向數(shù)據(jù)傳輸來支持雙向數(shù)據(jù)傳輸。
[0003]例如，當前DDR I/O驅(qū)動器主要被實現(xiàn)為具有無源線性化電阻器的單向推/拉器件。由于無源電阻器變化和低電阻密度，所述無源線性化電阻器增加了DDR I/O驅(qū)動器的顯著面積(significant area)、焊盤電容、以及金屬布線復(fù)雜度。電壓模式驅(qū)動器的電源調(diào)節(jié)依賴于一定量的管芯上去耦合電容器。這也占用顯著面積。使用相同I/O驅(qū)動器支持包括單向I/O接口和雙向I/O接口的各個I/O標準可以導(dǎo)致大且復(fù)雜的設(shè)計。
【實用新型內(nèi)容】
[0004]下面的示例是關(guān)于進一步的實施例的。示例中的細節(jié)可以用于一個或多個實施例中的任何地方。也可以針對方法或過程來實施本文所描述的裝置的所有可選特征。在每個權(quán)利要求本身作為一個單獨的實施例的情況下，權(quán)利要求書由此被并入到【實用新型內(nèi)容】部分中。
[0005]本公開內(nèi)容的實施例提供了一種可重配置發(fā)射機，其包括:第一焊盤;第二焊盤；第一單端驅(qū)動器，所述第一單端驅(qū)動器耦合到所述第一焊盤;第二單端驅(qū)動器，所述第二單端驅(qū)動器耦合到所述第二焊盤;差分驅(qū)動器，所述差分驅(qū)動器耦合到所述第一焊盤和所述第二焊盤；以及邏輯單元，所述邏輯單元用以啟用所述第一單端驅(qū)動器和所述第二單端驅(qū)動器，或用以啟用所述差分驅(qū)動器。
[0006]根據(jù)實施例，所述發(fā)射機還包括:第一電源節(jié)點，所述第一電源節(jié)點用以向所述第一單端驅(qū)動器和所述第二單端驅(qū)動器提供第一電源;第二電源節(jié)點，所述第二電源節(jié)點用以向所述差分預(yù)驅(qū)動器提供第二電源，其中，所述第一電源的電壓電平高于所述第二電源的電壓電平;第三電源節(jié)點；以及開關(guān)，所述開關(guān)可操作用于引起從所述第二電源節(jié)點到所述第三電源節(jié)點的電流路徑。所述發(fā)射機還包括:第一數(shù)據(jù)生成器，所述第一數(shù)據(jù)生成器用以為所述第一單端驅(qū)動器提供第一數(shù)據(jù)；以及第二數(shù)據(jù)生成器，所述第二數(shù)據(jù)生成器用以為所述第二單端驅(qū)動器提供第二數(shù)據(jù)。所述發(fā)射機還包括:第一均衡器，所述第一均衡器耦合到所述第一單端驅(qū)動器和所述差分驅(qū)動器；以及第二均衡器，所述第二均衡器耦合到所述第二單端驅(qū)動器和所述差分驅(qū)動器。
[0007]根據(jù)實施例，所述發(fā)射機還包括調(diào)節(jié)器，所述調(diào)節(jié)器用以向所述第三電源節(jié)點提供經(jīng)調(diào)節(jié)的電流。所述發(fā)射機還包括邏輯控制單元，所述邏輯控制單元用以根據(jù)用于驅(qū)動所述差分驅(qū)動器中的均衡開關(guān)的數(shù)據(jù)的邏輯電平來控制所述開關(guān)，以便引起所述開關(guān)將所述第二電源節(jié)點耦合到所述第三電源節(jié)點。
[0008]根據(jù)實施例，所述第一單端驅(qū)動器和所述第二單端驅(qū)動器可操作用于分別驅(qū)動所述第一焊盤和所述第二焊盤上的信號，使得所述信號的所述擺幅高于由所述差分驅(qū)動器生成的擺幅。所述第一單端驅(qū)動器和所述第二單端驅(qū)動器中的每一個單端驅(qū)動器包括不依賴于無源電阻器的上推驅(qū)動器和下拉驅(qū)動器。所述第一均衡器和所述第二均衡器可操作用于向所述差分驅(qū)動器提供比所述第一單端驅(qū)動器和所述第二單端驅(qū)動器更高階的均衡。
[0009]本公開內(nèi)容的實施例還提供了一種雙模驅(qū)動器，其包括:第一單端DDR順從性驅(qū)動器和第二單端DDR順從性驅(qū)動器；以及差分驅(qū)動器，其中，所述第一單端DDR順從性驅(qū)動器和所述第二單端DDR順從性驅(qū)動器可操作用于驅(qū)動具有比由所述差分驅(qū)動器所驅(qū)動的信號更大擺幅的信號。所述雙模驅(qū)動器還包括:第一均衡器，所述第一均衡器耦合到所述第一單端驅(qū)動器和所述差分驅(qū)動器；以及第二均衡器，所述第二均衡器耦合到所述第二單端驅(qū)動器和所述差分驅(qū)動器。所述雙模驅(qū)動器還包括:第一電源節(jié)點；第二電源節(jié)點，所述第二電源節(jié)點耦合到所述差分預(yù)驅(qū)動器;第三電源節(jié)點，所述第三電源節(jié)點用以從所述第二電源節(jié)點接收由調(diào)節(jié)器生成的電源;開關(guān)，所述開關(guān)可操作用于引起從所述第二電源節(jié)點到所述第三電源節(jié)點的電流路徑;邏輯控制單元，所述邏輯控制單元用以根據(jù)用于驅(qū)動所述差分驅(qū)動器中的均衡開關(guān)的數(shù)據(jù)的邏輯電平來控制所述開關(guān)，以便引起從所述第二電源節(jié)點到所述第三電源節(jié)點的所述電流路徑；以及N-位電流數(shù)字-至-模擬轉(zhuǎn)換器，所述N-位電流數(shù)字-至-模擬轉(zhuǎn)換器用以控制從所述第二電源節(jié)點注入到所述第三電源節(jié)點的所述電流強度。
[0010]根據(jù)實施例，所述差分驅(qū)動器以及所述第一單端驅(qū)動器和所述第二單端驅(qū)動器兩者可操作用于在以發(fā)射機模式操作時提供發(fā)射機終端，并且在以接收機模式操作時提供接收機終端。
[0011]本公開內(nèi)容的另一個實施例還提供了一種使用雙模驅(qū)動器的系統(tǒng)，其包括:存儲器;處理器，所述處理器耦合到所述存儲器，所述處理器和存儲器包括上文論述的雙模驅(qū)動器；以及無線接口，所述無線接口用于允許所述處理器與另一個器件進行通信。
[0012]本公開內(nèi)容的又一個實施例提供了一種使用可重配置發(fā)射機的系統(tǒng)，其包括:存儲器;處理器，所述處理器耦合到所述存儲器，所述處理器和存儲器包括上文論述的可重配置發(fā)射機;以及無線接口，所述無線接口用于允許所述處理器與另一個器件進行通信。
【附圖說明】
[0013]根據(jù)以下給出的【具體實施方式】并且根據(jù)本公開內(nèi)容的各個實施例的附圖將更充分地理解本公開內(nèi)容的實施例，然而，附圖不應(yīng)將本公開內(nèi)容限于具體實施例，而僅用于解釋和理解。
[0014]圖1示出了根據(jù)本公開內(nèi)容的一個實施例的使用雙模收發(fā)機的計算系統(tǒng)。
[0015]圖2示出了根據(jù)本公開內(nèi)容的一個實施例的雙模收發(fā)機的框級架構(gòu)。
[0016]圖3(A)示出了根據(jù)本公開內(nèi)容的一個實施例的雙模收發(fā)機的電路級架構(gòu)。
[0017]圖3(B)示出了當?shù)谝缓副P上的輸出電壓改變時針對第一PD和PU驅(qū)動器的在第一焊盤處測量的DC電流(Idc)。
[0018]圖3(C)示出了當?shù)谝缓副P上的輸出電壓改變時第一單端驅(qū)動器的終端電阻(以O(shè)hms計算)。
[0019]圖4示出了根據(jù)本公開內(nèi)容的一個實施例的具有發(fā)射機2-抽頭均衡控制和電流補償?shù)碾p模收發(fā)機的電路級架構(gòu)。
[0020]圖5A示出了根據(jù)本公開內(nèi)容的一個實施例的具有DC耦合的差分驅(qū)動器配置的發(fā)射機和接收機模式。
[0021]圖5B示出了根據(jù)本公開內(nèi)容的一個實施例的具有AC耦合的差分驅(qū)動器配置的發(fā)射機和接收機模式。
[0022]圖6是根據(jù)本公開內(nèi)容的一個實施例的具有雙模收發(fā)機的智能設(shè)備或計算機系統(tǒng)或SoC(片上系統(tǒng))。
【具體實施方式】
[0023]一些實施例描述了滿足許多存儲器接口(諸如DDR4、GDDR5、以及高速差分信號傳輸接口)的信號傳輸規(guī)范的雙模收發(fā)機。在這里，雙模指能夠以單端大擺幅電壓模式信號傳輸和差分低擺幅電壓模式信號傳輸來操作的收發(fā)機。由于在通道損失、I/O電路架構(gòu)、功率消耗要求以及系統(tǒng)級應(yīng)用方面的各種的電信號傳輸特性，所述單端大擺幅信號傳輸適合于當前DDR4和GDDR5規(guī)范(下文被稱為DDR模式)。對于在高速操作(例如，16Gb/s高速數(shù)據(jù)鏈路)時，所述差分低擺幅信號傳輸可以是更節(jié)能的。所述高速模式在下文被稱為HSD模式。
[0024]在將來，具有高速串行I/O增強的差分信號傳輸將可能針對后DDR4和將來經(jīng)緩沖的存儲器解決方案繼續(xù)I/o性能縮放。可滿足所有這些存儲器標準的信號傳輸要求的統(tǒng)一的存儲器接口提供數(shù)個益處:降低的成本和設(shè)計時間、較大平臺設(shè)計靈活性、以及從DDR4/GDDR5到高速差分存儲器接口的更平滑轉(zhuǎn)變?？傮w上，趨勢是具有統(tǒng)一的收發(fā)機設(shè)計，以便支持若干存儲器規(guī)范、遺留兼容性、以及性能可縮放性。
[0025]為了達到這些目的，I/O設(shè)計者必須克服數(shù)個信號傳輸規(guī)范中的顯著差異、簡化高電壓容差技術(shù)并且使面積和由于可重配置性而引起的通道損失開銷最小化。面積開銷對于支持不同發(fā)射機輸出擺幅、不同通道均衡、以及雙向數(shù)據(jù)傳輸能力可能是顯著的。當前，DDR驅(qū)動器主要由具有無源線性化電阻器的推/拉器件來實現(xiàn)。由于其高工藝變化和低電阻面積密度的性質(zhì)，無源電阻器實施方式增加了硅面積、焊盤電容以及金屬布線復(fù)雜度。同樣，低擺幅高速電壓模式驅(qū)動器可以需要一定量的管芯上去耦合電容器，以用于電源調(diào)節(jié)。
[0026]為了解決這些問題和其它問題，描述了可以以單向或雙向模式操作的雙模收發(fā)機的一些實施例。一些實施例僅僅使用薄柵極氧化物器件，同時向暴露至較高電源(即，高于由工藝技術(shù)節(jié)點支持的標稱電源電平的電源電平)的器件提供電氣過應(yīng)力保護。一些實施例在驅(qū)動器中僅僅使用有源器件，即不使用無源線性化電阻器。取決于驅(qū)動的模式，一些實施例使用不同階的預(yù)加強(均衡)。一些實施例使用電流補償方案來降低電容器尺寸。
[0027]在一個實施例中，雙模收發(fā)機可操作用于支持非同時雙向數(shù)據(jù)傳輸。在這里，非同時雙向數(shù)據(jù)傳輸指數(shù)據(jù)傳輸線路的端子中的任一個端子被指定為發(fā)射機并且然后另一端子將相應(yīng)地是接收機，但是兩個端子不可同時是發(fā)射機(或接收機)。
[0028]在一個實施例中，將對稱后光標和前光標高速差分發(fā)射機數(shù)據(jù)路徑分成兩個單獨的單端大擺幅后光標數(shù)據(jù)路徑。例如，兩個單獨的單端數(shù)據(jù)路徑是DDR順從性數(shù)據(jù)路徑(例如，3.2Gb/s 1.2V DDR4順從性數(shù)據(jù)路徑，或6.4Gb/s 1.5V GDDR5順從性數(shù)據(jù)路徑)，而高速差分數(shù)據(jù)路徑(例如，25Gb/s IV數(shù)據(jù)路徑)是低擺幅差分數(shù)據(jù)路徑。在一個實施例中，在接收機模式中，對發(fā)射機驅(qū)動器上推、下拉以及均衡開關(guān)器件進行偏置，使得通過打開/關(guān)閉驅(qū)動器引腳，所述發(fā)射機驅(qū)動器可以被配置為接收機終端和共模偏置生成器。
[0029]在一個實施例中，面積密集型無源電阻器被去除并且以互補型P-類型和η-類型二極管/三極管操作區(qū)器件的并聯(lián)組合(相比于無源電阻器，其以較小面積實現(xiàn)了大擺幅和管芯上終端線性度)來替換。在一個實施例中，通過注入來自電源的數(shù)據(jù)依賴的電流來取消發(fā)射機擺幅控制調(diào)節(jié)器上的高頻驅(qū)動器電流變化。
[0030]為了支持雙?？芍嘏渲眯圆⑶医档陀捎诖丝芍嘏渲眯蕴卣饕鸬拿娣e和功率開銷，雙模收發(fā)機的一些實施例具有共同的時鐘電路、發(fā)射機均衡控制邏輯、串行化器、以及調(diào)節(jié)器，以便最大化電路再使用。在一個實施例中，雙模收發(fā)機具有獨立的發(fā)射機預(yù)驅(qū)動器、驅(qū)動器、以及接收機前端，以便滿足DDR模式與HSD模式之間的顯著信號傳輸差異。在一個實施例中，兩個完全相同的均衡控制邏輯被提供為具有共同的數(shù)據(jù)流輸入，使得可以設(shè)置兩個均衡控制邏輯中的一個均衡控制邏輯以便生成光標/后光標信號，并且可以設(shè)置兩個均衡控制邏輯中的另一個均衡控制邏輯以便生成光標/前光標信號。在一個實施例中，將這些均衡控制邏輯的輸出(其為光標、后光標以及前光標信號)分配到HSD模式驅(qū)動器(例如，32-引腳HSD模式驅(qū)動器)，以用于多抽頭(例如，3-抽頭)線性均衡。在一個實施例中，HSD模式發(fā)射機針對其低擺幅電壓模式驅(qū)動器擺幅控制和電源調(diào)節(jié)使用調(diào)節(jié)器。在一個實施例中，此調(diào)節(jié)器直接使用數(shù)字發(fā)射機電路電源并且在周圍提供高電源噪聲抑制比(例如，20dBPSRR)ο
[0031]在一個實施例中，兩個均衡控制邏輯具有相同的設(shè)置，以便生成用于較低抽頭(例如，2-抽頭)均衡的光標/后光標信號。在一個這種實施例中，至兩個均衡控制邏輯的輸入數(shù)據(jù)流是單獨的數(shù)據(jù)流。在一個實施例中，將兩個均衡控制邏輯的輸出分配到其自己的DDR模式驅(qū)動器(例如，64-引腳DDR模式驅(qū)動器)。在這種實施例中，將整個發(fā)射機數(shù)據(jù)路徑分成兩個完全相同的數(shù)據(jù)路徑，所述兩個完全相同的數(shù)據(jù)路徑承載用于兩個單獨的單端2