一端相連接，電阻R9的另外一端與軌到軌運(yùn)算放大器0P7的輸出端相連接；電阻Rl、R2之間的連接點與軌到軌運(yùn)算放大器0P5的正相輸入端相連接，電阻R6、R7之間的連接點與軌到軌運(yùn)算放大器0P5的反相輸入端相連接，軌到軌運(yùn)算放大器0P5的輸出端連接輸出信號(輸出信號端)ATEST1 ；電阻R3、R4之間的連接點與軌到軌運(yùn)算放大器0P7的正相輸入端相連接，電阻R8、R9之間的連接點與軌到軌運(yùn)算放大器0P7的反相輸入端相連接，軌到軌運(yùn)算放大器0P7的輸出端連接輸出信號(輸出信號端)ATEST2。輸入信號V_SW1、V_SW2、V_SW3、V_SW4為開關(guān)SWl、Sff2, Sff3, SW4輸出端的信號。
[0018]軌到軌運(yùn)算放大器OPl?0P7的結(jié)構(gòu)相同，具體如圖4所示，軌到軌運(yùn)算放大器的輸入信號包括V+、V-、Vbl、Vb2、Vb3、Vb4 ;輸出信號為Vout ;軌道對運(yùn)算放大器包括晶體管M0、M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、M11、M12、M13、M14、M15、M16、M17、M18、M19 和電gCl、C2、C3、C4、C5、C6。晶體管MO的柵極與偏置電壓Vbl相連，漏極與晶體管Ml、M2的源極相連，源極接Vdd ;晶體管Ml的柵極與輸入信號V+相連，漏極與晶體管M17漏極相連，源極接晶體管MO的漏極；晶體管M2的柵極與輸入信號V-相連，漏極與晶體管M16的漏極相連，源極接晶體管MO的漏極；晶體管M3的柵極與輸入信號V+相連，漏極與晶體管M7的漏極相連，源極接晶體管M5的漏極；晶體管M4的柵極與輸入信號V-相連，漏極與晶體管M6的漏極相連，源極接晶體管M5的漏極；晶體管M5的柵極接偏置電壓Vb2，漏極連接晶體管M3、M4的源極，源極接地；晶體管M6的柵極接晶體管M7的柵極和晶體管M8的漏極，漏極連接晶體管M8的源極，源極接地；晶體管M7的柵極接晶體管M6的柵極和晶體管M8的漏極，漏極連接晶體管M9的源極，源極接地；晶體管M8的柵極接晶體管M9的柵極，漏極連接晶體管Mll的源極和晶體管MlO的漏極，源極連接晶體管M6和晶體管M4的漏極；晶體管M9的柵極接晶體管M8的柵極，漏極連接晶體管M13的源極、晶體管M12的漏極和晶體管M18的柵極，源極連接晶體管M7和晶體管M3的漏極；晶體管MlO的柵極接偏置信號Vb3，漏極連接晶體管Mll的源極、晶體管M8的漏極，源極連接晶體管M14和晶體管Mll的漏極；晶體管MlI的柵極接偏置信號Vb4，漏極連接晶體管MlO的源極、晶體管M14的漏極，源極連接晶體管MlO和晶體管M8的漏極；晶體管M12的柵極接偏置信號Vb3，漏極連接晶體管M13的源極、晶體管M9的漏極，源極連接晶體管M13、晶體管M15的漏極和晶體管M19的柵極；晶體管晶體管M13的柵極接偏置信號Vb4，漏極連接晶體管M12的源極、晶體管M15的漏極和晶體管M19的柵極，源極連接晶體管M12、晶體管M9的漏極和晶體管M18的柵極；晶體管M14和晶體管M15的柵極相連，源極分別與晶體管M16和晶體管M17的漏極相連，漏極分別與晶體管MlO和晶體管M12的源極相連；晶體管M16和晶體管M17的柵極相連，并且連接到晶體管M14的漏極，源極共Vdd，漏極分別與晶體管M14和晶體管M15的源極相連；晶體管M18柵極連接晶體管M9的漏極，源極接地，漏極接輸出信號Vout ;晶體管M19柵極連接晶體管M15的漏極，源極接Vdd，漏極接輸出信號Vout ；電容Cl到C3兩端分別連接晶體管M17的漏極和Vdd ；電容C4到C6兩端分別連接晶體管M7的漏極和GND。
[0019]共模反饋模塊30的電路結(jié)構(gòu)如圖5所示，共模反饋模塊30的輸入信號包括乂_Sffl、V_SW2、V_SW3、V_SW4、Vb4、Vb5 和 Vref，輸出信號為 ATESTl 和 ATEST2。共模反饋模塊30包括晶體管M20、M21、M22、M23和電阻R10、R11，晶體管M20、M21、M22、M23的柵極均與輸入信號Vb5相連接，晶體管M20、M21、M22、M23的源極分別連接電源電壓，晶體管M20的漏極與晶體管M24的源極相連接，晶體管M21的漏極與晶體管M25的源極相連接，電阻RlO的兩端分別連接晶體管M20、M21的漏極，晶體管M24的柵極連接輸出信號ATESTl，晶體管M24的漏極分別連接晶體管M28的漏極和輸入信號V_SW1，晶體管M25的柵極連接輸入信號Vref，晶體管M25的漏極分別連接晶體管M29的漏極和輸入信號V_SW2 ;晶體管M22的漏極與晶體管M26的源極相連接，晶體管M23的漏極與晶體管M27的源極相連接，電阻Rll的兩端分別連接晶體管M22、M23的漏極，晶體管M27的柵極連接輸出信號ATEST2，晶體管M27的漏極分別連接晶體管M31的漏極和輸入信號V_SW4，晶體管M26的柵極連接輸入信號Vref，晶體管M26的漏極分別連接晶體管M30的漏極和輸入信號V_SW3 ;晶體管M28、M29、M30、M31的柵極均分別連接輸入信號Vb4，晶體管M28、M29、M30、M31的源極均接地。輸入信號V_SW1、V_SW2、V_SW3、V_SW4分別為開關(guān)SW6、Sff7, Sff8, SW9輸出端的信號。
[0020]差分放大器40的電路結(jié)構(gòu)如圖6所不，差分放大器40的輸入信號包括Vb6、Vref、V_DIV1和V_DIV2，輸出信號ATEST1、ATEST2。差分運(yùn)算放大器包括晶體管M32、M33、M36、M37，晶體管M32的柵極接數(shù)字控制信號D13，晶體管M32的源極接輸入信號V_DIV1，晶體管M32的漏極接晶體管M34的柵極；晶體管M33的柵極接數(shù)字控制信號D13，晶體管M33的源極接輸入信號V_DIV2，晶體管M33的漏極接晶體管M35的柵極；晶體管M34的漏極通過電阻R12連接輸入信號Vref ;晶體管M35的漏極通過電阻R13連接輸入信號Vref ;晶體管M34、M35的源極均與晶體管M38的漏極相連接；晶體管M36的柵極接數(shù)字控制信號D14，晶體管M36的漏極連接晶體管M34柵極；晶體管M37的柵極接數(shù)字控制信號D14，晶體管M37的漏極連接晶體管M35柵極，晶體管M38柵極與Vb6相連，漏極連接晶體管M34、M35的源極，晶體管M36、M37、M38的源極接地，輸出信號ATESTl和ATEST2分別從晶體管M34、M35的漏極引出。
[0021]開關(guān)陣列10的【具體實施方式】如圖7所示，晶體管M40和晶體管M41柵極分別于數(shù)字控制信號Dl和D2連接，漏極分別連接到輸入信號AGC_D1和V_SW1，源極分別與V_SW1和AGC_D1相連；晶體管M39柵極接Dl漏極接AGC_D1，源極接地；晶體管M42和晶體管M43的柵極分別接D3和D4，晶體管M42的源極和晶體管M43的漏極與輸入信號UMl相連，晶體管M42的漏極和晶體管M43的源極接V_SW1和接地；晶體管M44和晶體管M45的柵極分別接D5和D6，晶體管M44的源極和晶體管M45的漏極與輸入信號WMl相連，晶體管M44的漏極和晶體管M45的源極接V_SW1和接地；晶體管M46的柵極接D7，漏極接V_SW1。源極接REGl ;晶體管M48和晶體管M49柵極分別于數(shù)字控制信號Dl和D2連接，漏極分別連接到輸入信號AGC_D2和V_SW2，源極分別與V_SW2和AGC_D2相連；晶體管M47柵極接Dl漏極接AGC_D2，源極接地；晶體管M50和晶體管M51的柵極分別接D3和D4，晶體管M50的源極和晶體管M51的漏極與輸入信號UM2相連，晶體管M50的漏極和晶體管M51的源極接V_SW2和接地；晶體管M52和晶體管M53的柵極分別接D5和D6，晶體管M52的源極和晶體管M53的漏極與輸入信號D匪2相連，晶體管M52的漏極和晶體管M53的源極接V_SW2和接地；晶體管M54和晶體管M55柵極分別于數(shù)字控制信號D8和D7連接，漏極分別連接到輸入信號V_SW2和REG2，源極分別與REG2和V_SW2相連；晶體管M56的柵極接D8，漏極接REG2，源極接地；晶體管M58和晶體管M59柵極分別于數(shù)字控制信號Dl和D2連接，漏極分別連接到輸入信號AGC_D3和V_SW3，源極分別與V_SW3和AGC_D3相連；晶體管M57柵極接Dl漏極接AGC_D3，源極接地；晶體管M60和晶體管M61的柵極分別接D3和D4，晶體管M60的源極和晶體管M61的漏極與輸入信號UM3相連，晶體管M60的漏極和晶體管M61的源極接V_SW3和接地；晶體管M62和晶體管M63的柵極分別接D5和D6，晶體管M44的源極和晶體管M45的漏極與輸入信號D匪3相連，晶體管M62的漏極和晶體管M63的源極接V_SW3和接地，晶體管M65和晶體管M66柵極分別于數(shù)字控制信號Dl和D2連接，漏極分別連接到輸入信號AGC_D4和V_SW4，源極分別與V_SW4和AGC_D4相連；晶體管M64柵極接Dl漏極接AGC_D4，源極接地；晶體管M67和晶體管M68的柵極分別接D3