本發(fā)明涉及網(wǎng)絡(luò)移動(dòng)通信領(lǐng)域，具體是一種基于本振模塊的5G通信高速率傳輸裝置及方法。

背景技術(shù)：

5G網(wǎng)絡(luò)作為下一代移動(dòng)通信網(wǎng)絡(luò)，比現(xiàn)行4G網(wǎng)絡(luò)的傳輸速度快數(shù)百倍，峰值傳輸速率達(dá)到10Gbit/s，5G網(wǎng)絡(luò)正朝著網(wǎng)絡(luò)多元化、寬帶化、綜合化、智能化的方向發(fā)展。

中國(guó)于2013年2月組織成立了IMT-2020(5G)推進(jìn)組，未來(lái)5G網(wǎng)絡(luò)的總體愿景以及性能要求已經(jīng)基本達(dá)成共識(shí)，主要包括更高的數(shù)據(jù)流量和用戶體驗(yàn)速率、海量終端連接以及更低時(shí)延等。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明要解決的技術(shù)問(wèn)題是提供一種基于本振模塊的5G通信高速率傳輸裝置及方法，用于實(shí)現(xiàn)5G通信高速數(shù)據(jù)傳輸，主要采用高性能FPGA、高位寬、高采樣率的ADC和DAC來(lái)實(shí)現(xiàn)，為5G通信測(cè)試技術(shù)提供很好的測(cè)試、驗(yàn)證等。

本發(fā)明的技術(shù)方案為：

一種基于本振模塊的5G通信高速率傳輸裝置，包括有現(xiàn)場(chǎng)可編程門陣列FPGA，分別現(xiàn)場(chǎng)可編程門陣列FPGA連接的本振模塊、SFP光纖模塊、ADC模塊、DAC模塊和DDR存儲(chǔ)器；

所述的本振模塊包括有第一本振單元，第二本振單元，壓控振蕩器，以及順次連接于第二本振單元后端的中頻濾波器和AGC模塊；所述的第一本振單元包括有依次連接的第一前置放大器、第一PD鑒相器、第一積分器單元、第一濾波器、第一后置放大器和第一輸出單元，以及小數(shù)分頻模塊和控制模塊；所述的小數(shù)分頻模塊的輸入端與第一濾波器的輸出端連接，小數(shù)分頻模塊的輸出端與第一PD鑒相器的輸入端連接，控制模塊與小數(shù)分頻模塊連接，且控制模塊包括有掃頻控制模塊、同步控制模塊和小數(shù)分頻控制模塊；所述的第二本振單元包括有依次連接的第二前置放大器、第二PD鑒相器、第二積分器單元、第二濾波器、第二后置放大器和第二輸出單元，以及固定分頻模塊；所述的固定分頻模塊的輸入端與第二濾波器的輸出端連接，固定分頻模塊的輸出端與第二PD鑒相器的輸入端連接；所述的第一前置放大器、第二前置放大器的輸入端均與壓控振蕩器的輸出端連接；所述的AGC模塊的輸出端與ADC模塊的輸入端連接。

所述的本振模塊還包括有多路依次連接的衰減器、前置濾波器、射頻放大器、第一乘法器、第一后置濾波器、第二乘法器和第二后置濾波器，所述的中頻濾波器和AGC模塊為多組，所述的ADC模塊為多個(gè)；所述的第二后置濾波器與對(duì)應(yīng)的中頻濾波器連接，所述的AGC模塊的輸出端與對(duì)應(yīng)的ADC模塊的輸入端連接；所述的多路第一乘法器的輸入端均與第一本振單元的第一輸出單元連接，所述的多路第二乘法器的輸入端均與第二本振單元的第二輸出單元連接。

所述的第二輸出單元輸出的中頻信號(hào)為4-8GHz，通過(guò)倍頻器產(chǎn)生五倍頻20-40GHz的頻率。

所述的每組本振模塊包括有兩個(gè)第一本振單元，第一本振單元的第一輸出單元為六路輸出，第二本振單元的第二輸出單元為十二路輸出。

所述的ADC模塊的采樣位數(shù)為12位，單采樣達(dá)3.6Gsps；所述的DAC模塊的采樣位數(shù)為14位，單采樣可2.7Gsps。

所述的本振模塊還包括有四路依次連接的衰減器、前置濾波器、射頻放大器、第一乘法器、第一后置濾波器、第二乘法器和第二后置濾波器，所述的中頻濾波器和AGC模塊四組，所述的ADC模塊為四個(gè)。

一種基于本振模塊的5G通信高速率傳輸方法，具體包括有以下步驟：

(1)、5G模擬通信信號(hào)通過(guò)RF通道依次進(jìn)入一5G通信高速率傳輸裝置的第一本振單元、第二本振單元、中頻濾波器、AGC模塊和ADC模塊后，變成數(shù)字信號(hào)進(jìn)入現(xiàn)場(chǎng)可編程門陣列FPGA進(jìn)行信號(hào)處理；

(2)、處理后的信號(hào)經(jīng)DAC模塊轉(zhuǎn)換成5G模擬通信信號(hào)，5G模擬通信信號(hào)通過(guò)光纖傳輸給另一5G通信高速率傳輸裝置的SFP光纖模塊，SFP光纖模塊將5G模擬通信信號(hào)傳入FPGA進(jìn)行處理，F(xiàn)PGA內(nèi)部進(jìn)行CPRI協(xié)議處理，然后將處理后的數(shù)據(jù)傳入DDR存儲(chǔ)器中，DDR存儲(chǔ)器對(duì)數(shù)據(jù)進(jìn)行緩存，最后進(jìn)入ADC模塊進(jìn)行模數(shù)轉(zhuǎn)換處理。

所述的步驟(1)中5G模擬通信信號(hào)通過(guò)RF通道依次進(jìn)入一5G通信高速率傳輸裝置的衰減器、前置濾波器、射頻放大器后與第一本振單元輸出的信號(hào)進(jìn)入第一乘法器進(jìn)行處理，然后處理后的信號(hào)進(jìn)入第一后置濾波器，再與第二本振單元輸出的信號(hào)進(jìn)入第二乘法器進(jìn)行處理，處理后的信號(hào)再經(jīng)第二后置濾波器進(jìn)行濾波處理形成中頻信號(hào)，最后經(jīng)中頻濾波器、AGC模塊和ADC模塊后，變成數(shù)字信號(hào)進(jìn)入現(xiàn)場(chǎng)可編程門陣列FPGA進(jìn)行信號(hào)處理。

所述的步驟(2)中的FPGA內(nèi)部還包括高速信號(hào)傳輸、高速信號(hào)控制、系統(tǒng)信息交互處理過(guò)程。

本發(fā)明的優(yōu)點(diǎn)：

本發(fā)明的第一本振單元采用了單環(huán)鎖相式小數(shù)分頻頻率合成技術(shù)，使環(huán)路的鎖定時(shí)間比過(guò)去的多環(huán)結(jié)構(gòu)大大提高，并且采用低功耗的FPGA實(shí)現(xiàn)小數(shù)分頻頻率合成技術(shù)；本發(fā)明的頻譜純度通過(guò)組合濾波及環(huán)路的噪聲抑制技術(shù)來(lái)實(shí)現(xiàn)，頻率響應(yīng)通過(guò)在本振輸出增加預(yù)穩(wěn)幅來(lái)實(shí)現(xiàn)；本發(fā)明的壓控振蕩器頻率范圍為2636MHz～3636MHz，參考頻率10MHz，這種高參考頻率的設(shè)計(jì)有利于在增大環(huán)路帶寬的情況下抑制噪聲，從而進(jìn)一步提高頻率轉(zhuǎn)換時(shí)間，加快逐點(diǎn)鎖相的掃描速度；本發(fā)明為了滿足多通道RF射頻變頻對(duì)本振的要求，進(jìn)行第一本振多本振網(wǎng)絡(luò)化設(shè)計(jì)，并進(jìn)行多輸出設(shè)計(jì)；第二本振采用點(diǎn)頻高性能本振設(shè)計(jì)，并進(jìn)行多端口輸出處理；

本發(fā)明基于軟件無(wú)線電理論、數(shù)字信號(hào)處理技術(shù)和嵌入式開(kāi)發(fā)技術(shù)，結(jié)合高性能本振群設(shè)計(jì)、最高傳輸速率可達(dá)10.52Gb/s的實(shí)時(shí)光纖高速數(shù)據(jù)傳輸處理技術(shù)、采用高性能FPGA+高位寬、高采樣率的ADC和DAC硬件架構(gòu)，解決高速信號(hào)實(shí)時(shí)解調(diào)、高吞吐量并行測(cè)試，實(shí)現(xiàn)對(duì)5G通信高速率信號(hào)的發(fā)射、接收、傳輸、檢測(cè)、調(diào)制、解調(diào)、編碼、解碼、分析、測(cè)試等。

附圖說(shuō)明

圖1是本發(fā)明基于本振模塊的5G通信高速率傳輸裝置的原理框圖。

圖2是本發(fā)明本振模塊的結(jié)構(gòu)示意圖。

圖3是本發(fā)明第一本振單元和第二本振單元的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

見(jiàn)圖1，一種基于本振模塊的5G通信高速率傳輸裝置，包括有現(xiàn)場(chǎng)可編程門陣列FPGA 1，分別現(xiàn)場(chǎng)可編程門陣列FPGA 1連接的本振模塊2、SFP光纖模塊3、ADC模塊4、DAC模塊5和DDR存儲(chǔ)器6；

見(jiàn)圖2和圖3，本振模塊2包括有四路依次連接的衰減器21、前置濾波器22、射頻放大器23、第一乘法器24、第一后置濾波器25、第二乘法器26和第二后置濾波器27，兩個(gè)第一本振單元28，第二本振單元29，壓控振蕩器210，以及四組中頻濾波器211和AGC模塊212；第一本振單元28包括有依次連接的第一前置放大器281、第一PD鑒相器282、第一積分器單元283、第一濾波器284、第一后置放大器285和第一輸出單元286，以及小數(shù)分頻模塊287和控制模塊288；小數(shù)分頻模塊287的輸入端與第一濾波器284的輸出端連接，小數(shù)分頻模塊287的輸出端與第一PD鑒相器282的輸入端連接，控制模塊288與小數(shù)分頻模塊287連接，且控制模塊288包括有掃頻控制模塊、同步控制模塊和小數(shù)分頻控制模塊；第二本振單元29包括有依次連接的第二前置放大器291、第二PD鑒相器292、第二積分器單元293、第二濾波器294、第二后置放大器295和第二輸出單元296，以及固定分頻模塊297；固定分頻模塊297的輸入端與第二濾波器294的輸出端連接，固定分頻模塊297的輸出端與第二PD鑒相器292的輸入端連接；第一前置放大器281、第二前置放大器291的輸入端均與壓控振蕩器210的輸出端連接；第二后置濾波器27與對(duì)應(yīng)的中頻濾波器211連接，四路第一乘法器24的輸入端均與第一本振單元的第一輸出單元286連接，四路第二乘法器26的輸入端均與第二本振單元的第二輸出單元296連接；ADC模塊4包括有四個(gè)，每個(gè)AGC模塊212的輸出端與對(duì)應(yīng)的ADC模塊4的輸入端連接；第二本振單元29第二輸出單元296輸出的中頻信號(hào)為4-8GHz，通過(guò)倍頻器298產(chǎn)生五倍頻20-40GHz的頻率，然后進(jìn)入第二乘法器26的輸入端。

其中，ADC模塊4的采樣位數(shù)為12位，單采樣達(dá)3.6Gsps；DAC模塊5的采樣位數(shù)為14位，單采樣可2.7Gsps；第一本振單元的第一輸出單元286為六路輸出，第二本振單元的第二輸出單元296為十二路輸出。

一種基于本振模塊的5G通信高速率傳輸方法，具體包括有以下步驟：

(1)、5G模擬通信信號(hào)通過(guò)RF通道依次進(jìn)入一5G通信高速率傳輸裝置的衰減器21、前置濾波器22、射頻放大器23后與第一本振單元28輸出的信號(hào)進(jìn)入第一乘法器24進(jìn)行處理，然后處理后的信號(hào)進(jìn)入第一后置濾波器25，再與第二本振單元29輸出的信號(hào)進(jìn)入第二乘法器26進(jìn)行處理，處理后的信號(hào)再經(jīng)第二后置濾波器27進(jìn)行濾波處理形成中頻信號(hào)，最后經(jīng)中頻濾波器211、AGC模塊212和ADC模塊4后，變成數(shù)字信號(hào)進(jìn)入現(xiàn)場(chǎng)可編程門陣列FPGA1進(jìn)行信號(hào)處理；

(2)、處理后的信號(hào)經(jīng)DAC模塊5轉(zhuǎn)換成5G模擬通信信號(hào)，5G模擬通信信號(hào)通過(guò)光纖傳輸給另一5G通信高速率傳輸裝置的SFP光纖模塊3，SFP光纖模塊3將5G模擬通信信號(hào)傳入FPGA 1進(jìn)行處理，F(xiàn)PGA 1內(nèi)部進(jìn)行高速信號(hào)傳輸、高速信號(hào)控制、CPRI協(xié)議處理、系統(tǒng)信息交互處理過(guò)程，然后將處理后的數(shù)據(jù)傳入DDR存儲(chǔ)器6中，DDR存儲(chǔ)器6對(duì)數(shù)據(jù)進(jìn)行緩存，最后進(jìn)入ADC模塊4進(jìn)行模數(shù)轉(zhuǎn)換處理。

步驟(1)對(duì)5G模擬通信信號(hào)進(jìn)行本振信號(hào)處理，步驟(2)對(duì)5G模擬通信信號(hào)的光纖傳輸進(jìn)行測(cè)試和驗(yàn)證。

盡管已經(jīng)示出和描述了本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域的普通技術(shù)人員而言，可以理解在不脫離本發(fā)明的原理和精神的情況下可以對(duì)這些實(shí)施例進(jìn)行多種變化、修改、替換和變型，本發(fā)明的范圍由所附權(quán)利要求及其等同物限定。