專利名稱：一種擺率控制驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種微電子功放驅(qū)動(dòng)電路，具體涉及一種采用電流控制的擺率控制驅(qū)動(dòng)電路。
背景技術(shù)：
傳統(tǒng)的音頻功放市場(chǎng)中，主要存在模擬信號(hào)功放和數(shù)字信號(hào)功放，在模擬信號(hào)的功放中，AB類(也稱為甲乙類)功放占據(jù)著較大的份額。其優(yōu)點(diǎn)是，可以提供更好的總諧波失真加噪聲(THD+N)表現(xiàn)，而饋通電流也可以保持在較低的水平。其缺點(diǎn)是，AB類功放的效率很低，通常情況下只能維持在50%左右，因此效率上的缺陷和散熱問(wèn)題的存在使得AB 類音頻功放在手持設(shè)備中的應(yīng)用受到極大的限制。
在數(shù)字功放領(lǐng)域中，D類功放應(yīng)用較為廣泛，其效率通?？梢赃_(dá)到90%以上，并且具有便于集成的優(yōu)點(diǎn)，因而適合應(yīng)用在手機(jī)或其他便攜式的輕型設(shè)備中。
圖1給出了一種典型的D類音頻功放電路結(jié)構(gòu)100包括一脈沖寬度調(diào)制電路 (PWM) 101，分別用于處理正相端信號(hào)PWM_P和反相端信號(hào)PWM_N的柵極驅(qū)動(dòng)電路102、103， 兩對(duì)輸出功率管MP10/MN10、MP20/MN20。由于脈寬調(diào)制信號(hào)頻率大多設(shè)定在300k左右的高頻，因此會(huì)在跳變沿(上升沿或者下降沿)會(huì)產(chǎn)生大量的高頻分量，從而導(dǎo)致EMI電磁干擾問(wèn)題，并且更容易在輸出級(jí)引發(fā)閂鎖效應(yīng)。
輸出驅(qū)動(dòng)電路由反相器106、108或緩沖級(jí)107、109構(gòu)成，因此輸出電流瞬時(shí)可以達(dá)到一百毫安甚至數(shù)百毫安以上。
請(qǐng)同時(shí)參考圖2，圖2是現(xiàn)有技術(shù)驅(qū)動(dòng)電路的信號(hào)圖，負(fù)載電容(主要是輸出功率管的寄生電容)會(huì)在瞬間完成充放電，從而導(dǎo)致輸出級(jí)有大量饋通電流從電源端直接流向地。另外，由于電源端各種連接線都很長(zhǎng)，因此會(huì)有較大的寄生電感，而輸出的瞬時(shí)大電流便會(huì)在這些寄生電感上產(chǎn)生大的電源波動(dòng)，并引起EMI問(wèn)題。
輸出功率管的寄生電容會(huì)在瞬時(shí)完成充放電。死區(qū)時(shí)間需要由RS觸發(fā)器104/105 等電路結(jié)構(gòu)確定，這樣的結(jié)構(gòu)需要通過(guò)延時(shí)來(lái)控制功率輸出管開(kāi)啟/關(guān)閉時(shí)間，通常不夠準(zhǔn)確，依然會(huì)存在電源饋通的問(wèn)題，或者會(huì)增加輸出信號(hào)的總諧波失真。
圖2中輸入信號(hào)401，輸出功率管柵極電壓402、403，輸出電流404和輸出信號(hào)405 的波形示意圖?？梢钥吹剑捎谒绤^(qū)時(shí)間的影響，輸出級(jí)的饋通電流十分明顯，通常可以達(dá)到數(shù)百毫安以上。因此輸出信號(hào)會(huì)有較大的過(guò)沖，而電源上波動(dòng)也較為明顯。
綜上所述，現(xiàn)有技術(shù)的數(shù)字功放主要存在電磁干擾較大，容易產(chǎn)生饋通電流以及增加輸出信號(hào)總諧波失真的缺陷。

發(fā)明內(nèi)容
針對(duì)上述缺陷，本發(fā)明的目的是提供一種擺率控制驅(qū)動(dòng)電路，以解決現(xiàn)有技術(shù)的D 類音頻功放容易產(chǎn)生饋通電流、電磁干擾現(xiàn)象較大以及增加輸出信號(hào)總諧波失真的技術(shù)問(wèn)題。
為實(shí)現(xiàn)上述目的，本發(fā)明采用了以下的技術(shù)方案 一種擺率控制驅(qū)動(dòng)電路，包括 輸入級(jí)脈沖寬度調(diào)制電路； 兩組輸出級(jí)功率管，分別對(duì)應(yīng)該輸入級(jí)脈沖寬度調(diào)制電路輸出端的正相端信號(hào)和反相端信號(hào)，每組輸出級(jí)功率管各包含一 PMOS管和一 NMOS功率管； 兩柵極驅(qū)動(dòng)電路，分別設(shè)置在所述輸入級(jí)脈沖寬度調(diào)制電路的兩輸出端與對(duì)應(yīng)的輸出級(jí)功率管之間，該柵極驅(qū)動(dòng)電路進(jìn)一步包括 一用以對(duì)所述PMOS管進(jìn)行控制驅(qū)動(dòng)的PMOS驅(qū)動(dòng)電路和用來(lái)對(duì)所述NMOS管進(jìn)行控制驅(qū)動(dòng)的NMOS驅(qū)動(dòng)電路； 兩死區(qū)時(shí)序控制電路，用于防止電源饋通現(xiàn)象； 同時(shí)，所述輸出級(jí)功率管的PMOS管輸出信號(hào)和NMOS功率管輸出信號(hào)，分別被反饋至所述PMOS驅(qū)動(dòng)電路和所述NMOS驅(qū)動(dòng)電路，當(dāng)輸出信號(hào)超過(guò)設(shè)定范圍后減少控制電流，進(jìn)而改善電源波動(dòng)。
依照本發(fā)明較佳實(shí)施例所述的擺率控制驅(qū)動(dòng)電路，所述PMOS驅(qū)動(dòng)電路和NMOS驅(qū)動(dòng)電路各包含兩組開(kāi)關(guān)電流源，用以產(chǎn)生穩(wěn)定的輸出電流對(duì)輸出功率管的柵極寄生電容進(jìn)行充/放電，從而控制其開(kāi)啟/關(guān)閉。
依照本發(fā)明較佳實(shí)施例所述的擺率控制驅(qū)動(dòng)電路，所述死區(qū)時(shí)序控制電路是施密特觸發(fā)器通過(guò)一與門與所述開(kāi)關(guān)電源的開(kāi)關(guān)的柵極連接。
依照本發(fā)明較佳實(shí)施例所述的擺率控制驅(qū)動(dòng)電路，所述柵極驅(qū)動(dòng)電路還包括一由兩個(gè)反相器組成的輸入緩沖元件，將所述輸入級(jí)脈沖寬度調(diào)制電路的輸出信號(hào)傳輸?shù)剿?PMOS驅(qū)動(dòng)電路和NMOS驅(qū)動(dòng)電路。
依照本發(fā)明較佳實(shí)施例所述的擺率控制驅(qū)動(dòng)電路， 所述NMOS驅(qū)動(dòng)電路的兩開(kāi)關(guān)電流源的節(jié)點(diǎn)信號(hào)反饋至所述PMOS驅(qū)動(dòng)電路連接的死區(qū)時(shí)序控制電路； 所述PMOS驅(qū)動(dòng)電路的兩開(kāi)關(guān)電流源的節(jié)點(diǎn)信號(hào)反饋至所述NMOS驅(qū)動(dòng)電路連接的死區(qū)時(shí)序控制電路； 依照本發(fā)明較佳實(shí)施例所述的擺率控制驅(qū)動(dòng)電路，所述輸出功率管的輸出信號(hào)同時(shí)反饋至PMOS驅(qū)動(dòng)電路和NMOS驅(qū)動(dòng)電路的對(duì)應(yīng)開(kāi)關(guān)電流源。
由于采用了以上的技術(shù)方案，使得本發(fā)明相比于現(xiàn)有技術(shù)具有如下的優(yōu)點(diǎn)和積極效果 第一、本發(fā)明提供的擺率控制驅(qū)動(dòng)電路，通過(guò)設(shè)置開(kāi)關(guān)電流源控制電路，產(chǎn)生穩(wěn)定的輸出電流對(duì)輸出功率管的柵極寄生電容進(jìn)行充放電，從而控制其開(kāi)啟/關(guān)閉，利用電流而非電平驅(qū)動(dòng)輸出功率管，使得輸出信號(hào)的擺率受電流控制，從而達(dá)到減小EMI影響的目的； 第二、本發(fā)明的驅(qū)動(dòng)電路中設(shè)置死區(qū)時(shí)序控制電路，利用輸出功率管的柵極信號(hào)控制電流源的開(kāi)啟/關(guān)閉，將輸出級(jí)PM0S/NM0S同時(shí)導(dǎo)通的時(shí)間最小化，從而有效地減小功率管間的饋通電流；并且采用反饋電路檢測(cè)柵極驅(qū)動(dòng)或輸出信號(hào)后逐步減小輸出電流，改變電流源輸出電流，控制功率管開(kāi)啟/關(guān)閉時(shí)間，達(dá)到改善EMI，減小饋通電流和電源波動(dòng)的目的。
當(dāng)然，實(shí)施本發(fā)明內(nèi)容的任何一個(gè)具體實(shí)施例，并不一定同時(shí)達(dá)到以上全部的技術(shù)效果。


圖1是現(xiàn)有技術(shù)的D類功放的結(jié)構(gòu)圖； 圖2是現(xiàn)有技術(shù)的D類功放的信號(hào)波形圖； 圖3是本發(fā)明提供的驅(qū)動(dòng)電路的架構(gòu)圖； 圖4是圖3中柵極驅(qū)動(dòng)電路的一種實(shí)施例的架構(gòu)圖； 圖5是依照?qǐng)D4所示的電路的輸出信號(hào)波形圖； 圖6是本發(fā)明與現(xiàn)有技術(shù)的信號(hào)波形輸出對(duì)比圖。
具體實(shí)施例方式以下結(jié)合附圖對(duì)本發(fā)明的幾個(gè)優(yōu)選實(shí)施例進(jìn)行詳細(xì)描述，但本發(fā)明并不僅僅限于這些實(shí)施例。本發(fā)明涵蓋任何在本發(fā)明的精髓和范圍上做的替代、修改、等效方法以及方案。為了使公眾對(duì)本發(fā)明有徹底的了解，在以下本發(fā)明優(yōu)選實(shí)施例中詳細(xì)說(shuō)明了具體的細(xì)節(jié)，而對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)沒(méi)有這些細(xì)節(jié)的描述也可以完全理解本發(fā)明。另外，為了避免對(duì)本發(fā)明的實(shí)質(zhì)造成不必要的混淆，并沒(méi)有詳細(xì)說(shuō)明眾所周知的方法、過(guò)程、流程、元件和電路等。
本發(fā)明的核心思想在于利用電流取代電平對(duì)輸出管的柵極進(jìn)行驅(qū)動(dòng)控制，并利用反饋更合理地控制死區(qū)時(shí)間，防止電源饋通，從而達(dá)到有效改善電源饋通問(wèn)題，以及大電流引起的電源波動(dòng)和EMI問(wèn)題的目的。
請(qǐng)參考圖3，輸入級(jí)脈沖寬度調(diào)制電路101，輸出級(jí)功率管MP1/MN1，MP2/MN2，以及揚(yáng)聲器110均可沿用現(xiàn)有的設(shè)計(jì)結(jié)構(gòu)，不多贅述。
本發(fā)明所提出的柵極驅(qū)動(dòng)電路202、203中，分別包括了 PMOS驅(qū)動(dòng)電路221 (231)， 用于對(duì)輸出PMOS功率管進(jìn)行控制驅(qū)動(dòng)，NMOS驅(qū)動(dòng)電路222(232)，用于對(duì)輸出NMOS功率管進(jìn)行控制驅(qū)動(dòng)，死區(qū)時(shí)序控制電路223/233，用于防止電源饋通現(xiàn)象。
輸出功率管的輸出信號(hào)0UT_P、0UT_N分別被反饋至PMOS驅(qū)動(dòng)電路221 (231)和 NMOS驅(qū)動(dòng)電路222 (232)，在輸出超過(guò)設(shè)定范圍后進(jìn)一步減小控制電流，從而有效地改善電源波動(dòng)，以及EMI影響。
請(qǐng)參考圖4，所示為根據(jù)本發(fā)明原理構(gòu)建的具體電路圖例，包括由反相器構(gòu)成的輸入緩沖模塊30 ；由兩個(gè)開(kāi)關(guān)電流源321/322構(gòu)成PMOS驅(qū)動(dòng)電路221，其中一個(gè)開(kāi)關(guān)電流源 321還受到反饋信號(hào)311、312的控制；NMOS驅(qū)動(dòng)電路222由兩個(gè)開(kāi)關(guān)電流源323/324構(gòu)成， 并且開(kāi)關(guān)電流源324還受到反饋信號(hào)313、314的控制；圖3中的死區(qū)時(shí)序控制電路241、242 分別由施密特(schmitt)觸發(fā)器331、332結(jié)合與門連接到開(kāi)關(guān)電流源322的開(kāi)關(guān)SW2或開(kāi)關(guān)電流源323的開(kāi)關(guān)SW3共同構(gòu)成。
以下說(shuō)明本發(fā)明中驅(qū)動(dòng)電路的工作原理 更具體的說(shuō)，當(dāng)輸入信號(hào)由“低”變“高”，處于上升沿的時(shí)候，那么開(kāi)關(guān)SW4首先被開(kāi)啟，而SWl被關(guān)閉，于是NMOS功率管麗1的寄生柵電容上的電荷開(kāi)始通過(guò)開(kāi)關(guān)電流源324 被釋放到地上，輸出NMOS功率管的柵極電壓NGD逐漸減小。柵極電壓NGD通過(guò)路徑342輸入到死區(qū)時(shí)序控制電路223，經(jīng)過(guò)施密特觸發(fā)器331后與輸入信號(hào)共同對(duì)開(kāi)關(guān)SW2進(jìn)行控制。也就是說(shuō)，當(dāng)NGD信號(hào)逐漸減小到閾值電壓以下，開(kāi)關(guān)SW2才被開(kāi)啟，于是PMOS功率管 MPl寄生柵電容上的電荷才開(kāi)始通過(guò)開(kāi)關(guān)電流源322被釋放到地。而就在開(kāi)關(guān)SW2開(kāi)啟時(shí)， NMOS功率管麗1的柵極電壓NGD已經(jīng)小于閾值電壓，輸出NMOS功率管的漏電流顯著減小且接近于零。當(dāng)輸出PMOS功率管MPl的柵極電壓P⑶達(dá)到閾值電壓時(shí)，輸出NMOS功率管幾乎完全關(guān)閉，這樣，便不再會(huì)有大電流直接從電源被饋通到地的現(xiàn)象出現(xiàn)。
同樣，當(dāng)輸入信號(hào)由“高”變“低”，處于下降沿時(shí)，開(kāi)關(guān)SWl首先被開(kāi)啟，而SW4被關(guān)閉，開(kāi)關(guān)電流源321開(kāi)始對(duì)輸出PMOS功率管MPl的寄生柵電容進(jìn)行充電，柵極電壓PGD逐漸增大。當(dāng)PGD信號(hào)逐漸增大到閾值電壓以上，開(kāi)關(guān)SW3才會(huì)被開(kāi)啟，于是開(kāi)關(guān)電流源323 開(kāi)始對(duì)輸出NMOS功率管麗1的寄生柵電容進(jìn)行充電。因此輸出NMOS功率管和輸出PMOS 功率管不存在同時(shí)導(dǎo)通的情況，也不會(huì)引起電源饋通問(wèn)題。
對(duì)于開(kāi)關(guān)電流源321、322、323、324，由于功率管的寄生柵電容可以認(rèn)為是固定的， 因此電流值的大小決定了柵極電壓的擺率大小V/t = I/CL，即輸出擺率正比于電流源的大小。為了盡可能減小饋通電流，NGD的下降沿?cái)[率應(yīng)大于PGD的下降沿?cái)[率，同時(shí)NGD的上升沿?cái)[率應(yīng)小于PGD的上升沿?cái)[率。另外，由于反饋的加入，電流源將會(huì)被進(jìn)一步減小， 從而使得輸出信號(hào)的過(guò)沖幅度減?。煌瑫r(shí)，由于寄生電感而產(chǎn)生的電源波動(dòng)也會(huì)隨之減?。?兩者的改善都能有效減小EMI問(wèn)題的影響。
通過(guò)圖4所示的部分信號(hào)波形，結(jié)合圖3所示擺率控制驅(qū)動(dòng)電路結(jié)構(gòu)，可以對(duì)本發(fā)明中的反饋控制有更直觀的了解。曲線502給出了輸出NMOS功率管柵極電壓NGD的波形示意圖，當(dāng)輸入信號(hào)由“低”變“高”時(shí)，開(kāi)關(guān)SW4開(kāi)啟，NGD開(kāi)始下降，放電電流為Inl，擺率如曲線521所示；當(dāng)NGD下降到VTn以下，通過(guò)反饋通路313改變開(kāi)關(guān)電流源324，此時(shí)放電電流減小為In2，擺率如曲線522所示；而當(dāng)OUT上升到VOTTn以上，通過(guò)反饋通路314再次改變開(kāi)關(guān)電流源324，此時(shí)放電電流進(jìn)一步減小為In3，擺率如曲線523所示。當(dāng)NGD達(dá)到施密特觸發(fā)器331的下降沿閾值電壓后，開(kāi)關(guān)SW2開(kāi)啟，輸出PMOS功率管柵極電容開(kāi)始以恒定電流Ipq放電，曲線503給出了 PGD信號(hào)波形，其下降沿?cái)[率如曲線530所示。
當(dāng)輸入信號(hào)由“高”變“低”時(shí)，開(kāi)關(guān)SWl開(kāi)啟P⑶開(kāi)始上升，柵極寄生電容的充電電流為Ipl，擺率如曲線531所示；當(dāng)P⑶上升到Vtp以上，通過(guò)反饋通路311改變開(kāi)關(guān)電流源321，此時(shí)充電電流減小為Ip2，擺率如曲線532所示；而當(dāng)輸出電壓OUT下降到V_以下， 通過(guò)反饋通路312再次改變電流源321，此時(shí)充電電流進(jìn)一步減小為Ip3，擺率如曲線533所示。當(dāng)PGD達(dá)到觸發(fā)器332的上升沿閾值電壓后，開(kāi)關(guān)SW3開(kāi)啟，輸出NMOS功率管柵極電容開(kāi)始以恒定電流Intl充電，NGD上升沿?cái)[率如520所示。
由于不再依賴RS觸發(fā)器和延時(shí)來(lái)確定死區(qū)時(shí)間，而是利用信號(hào)本身的特性來(lái)進(jìn)行控制，所以，如曲線504所示，輸出級(jí)的饋通電流在最大程度上得以抑制。而輸出功率管柵極寄生電容的充放電電流受到了電流源的限制，通常僅在毫安級(jí)，相比現(xiàn)有技術(shù)減小了數(shù)十倍以上。而伴隨該電流所產(chǎn)生的輸出信號(hào)過(guò)沖，以及電源波動(dòng)都會(huì)隨電流的減小而有所改善。
圖5給出了現(xiàn)有技術(shù)和本發(fā)明擺率控制驅(qū)動(dòng)電路的對(duì)比示意圖。波形曲線603、 604分別是本發(fā)明擺率控制驅(qū)動(dòng)電路中輸出功率管柵極寄生電容充放電電流波形，相比現(xiàn)有技術(shù)下的電流波形601、602，本發(fā)明中該充放電電流值更小，但維持的時(shí)間較長(zhǎng)；而在NGD下降沿和PGD上升沿，充電電流分成了 3段，在保證輸出信號(hào)跳變沿時(shí)間基本不變的條件下減小了功率管關(guān)閉(柵極驅(qū)動(dòng)電壓低于閾值電壓)后的充放電所需的電流值。正是由于以上特性，本發(fā)明有效地利用擺率控制實(shí)現(xiàn)了減小電源波動(dòng)和EMI影響的目的。
當(dāng)然，作為本發(fā)明實(shí)施例的變形，死區(qū)時(shí)序控制電路可以有多種方式實(shí)現(xiàn)，其他專用的電壓判斷電路可以提供更加優(yōu)越的精度控制；開(kāi)關(guān)電流源控制電路的實(shí)現(xiàn)也可以采用本領(lǐng)域其他手段實(shí)現(xiàn)，重點(diǎn)在于利用輸入信號(hào)和死區(qū)時(shí)序控制電路輸出信號(hào)共同控制電流源的開(kāi)啟和關(guān)閉。反饋電路部分重點(diǎn)在于檢測(cè)并限制輸出信號(hào)的擺率，檢測(cè)點(diǎn)可以取不同與本發(fā)明中的信號(hào)源或選取不同的判斷閾值，甚至可以采用模擬的方法連續(xù)地改變電流源輸出電流，使得輸出NMOS功率管柵極電容的放電電流在輸出級(jí)信號(hào)OUT的上升過(guò)程中，隨其電壓值的增大而減小，而輸出PMOS功率管柵極電容的充電電流在輸出級(jí)信號(hào)OUT的下降過(guò)程中，隨其電壓值的減小而減小。
綜上所述，本發(fā)明具有以下的優(yōu)點(diǎn)和積極效果 第一、本發(fā)明提供的擺率控制驅(qū)動(dòng)電路，通過(guò)設(shè)置開(kāi)關(guān)電流源控制電路，產(chǎn)生穩(wěn)定的輸出電流對(duì)輸出功率管的柵極寄生電容進(jìn)行充放電，從而控制其開(kāi)啟/關(guān)閉，利用電流而非電平驅(qū)動(dòng)輸出功率管，使得輸出信號(hào)的擺率受電流控制，從而達(dá)到減小EMI影響的目的； 第二、本發(fā)明的驅(qū)動(dòng)電路中設(shè)置死區(qū)時(shí)序控制電路，利用輸出功率管的柵極信號(hào)控制電流源的開(kāi)啟/關(guān)閉，將輸出級(jí)PM0S/NM0S同時(shí)導(dǎo)通的時(shí)間最小化，從而有效地減小功率管間的饋通電流；并且采用反饋電路檢測(cè)柵極驅(qū)動(dòng)或輸出信號(hào)后逐步減小輸出電流，改變電流源輸出電流，控制功率管開(kāi)啟/關(guān)閉時(shí)間，達(dá)到改善EMI，減小饋通電流和電源波動(dòng)的目的。
本發(fā)明優(yōu)選實(shí)施例只是用于幫助闡述本發(fā)明。優(yōu)選實(shí)施例并沒(méi)有詳盡敘述所有的細(xì)節(jié)，也不限制該發(fā)明僅為所述的具體實(shí)施方式
。顯然，根據(jù)本說(shuō)明書的內(nèi)容，可作很多的修改和變化。本說(shuō)明書選取并具體描述這些實(shí)施例，是為了更好地解釋本發(fā)明的原理和實(shí)際應(yīng)用，從而使所屬技術(shù)領(lǐng)域技術(shù)人員能很好地利用本發(fā)明。本發(fā)明僅受權(quán)利要求書及其全部范圍和等效物的限制。
權(quán)利要求
1.一種擺率控制驅(qū)動(dòng)電路，其特征在于，包括輸入級(jí)脈沖寬度調(diào)制電路；兩組輸出級(jí)功率管，分別對(duì)應(yīng)該輸入級(jí)脈沖寬度制電路輸出端的正相端信號(hào)和反相端信號(hào)，每組輸出級(jí)功率管各包含一 PMOS管和一 NMOS功率管；兩柵極驅(qū)動(dòng)電路，分別設(shè)置在所述輸入級(jí)脈沖寬度調(diào)制電路的兩輸出端與對(duì)應(yīng)的輸出級(jí)功率管之間，該柵極驅(qū)動(dòng)電路進(jìn)一步包括一用以對(duì)所述PMOS管進(jìn)行控制驅(qū)動(dòng)的PMOS驅(qū)動(dòng)電路和用來(lái)對(duì)所述NMOS管進(jìn)行控制驅(qū)動(dòng)的NMOS驅(qū)動(dòng)電路；兩死區(qū)時(shí)序控制電路，用于防止電源饋通現(xiàn)象；同時(shí)，所述輸出級(jí)功率管的PMOS管輸出信號(hào)和NMOS功率管輸出信號(hào)，分別被反饋至所述PMOS驅(qū)動(dòng)電路和所述NMOS驅(qū)動(dòng)電路，當(dāng)輸出信號(hào)超過(guò)設(shè)定范圍后減少控制電流，進(jìn)而改善電源波動(dòng)。
2.如權(quán)利要求1所述的擺率控制驅(qū)動(dòng)電路，其特征在于，所述PMOS驅(qū)動(dòng)電路和NMOS驅(qū)動(dòng)電路各包含兩組開(kāi)關(guān)電流源，用以產(chǎn)生穩(wěn)定的輸出電流對(duì)輸出功率管的柵極寄生電容進(jìn)行充/放電，從而控制其開(kāi)啟/關(guān)閉。
3.如權(quán)利要求1所述的擺率控制驅(qū)動(dòng)電路，其特征在于，所述死區(qū)時(shí)序控制電路是施密特觸發(fā)器通過(guò)一與門與所述開(kāi)關(guān)電源的開(kāi)關(guān)的柵極連接。
4.如權(quán)利要求1所述的擺率控制驅(qū)動(dòng)電路，其特征在于，所述柵極驅(qū)動(dòng)電路還包括一由兩個(gè)反相器組成的輸入緩沖元件，將所述輸入級(jí)脈沖寬度調(diào)制電路的輸出信號(hào)傳輸?shù)剿鯬MOS驅(qū)動(dòng)電路和NMOS驅(qū)動(dòng)電路。
5.如權(quán)利要求2所述的擺率控制驅(qū)動(dòng)電路，其特征在于，所述NMOS驅(qū)動(dòng)電路的兩開(kāi)關(guān)電流源的節(jié)點(diǎn)信號(hào)反饋至所述PMOS驅(qū)動(dòng)電路連接的死區(qū)時(shí)序控制電路；所述PMOS驅(qū)動(dòng)電路的兩開(kāi)關(guān)電流源的節(jié)點(diǎn)信號(hào)反饋至所述NMOS驅(qū)動(dòng)電路連接的死區(qū)時(shí)序控制電路；
6.如權(quán)利要求2所述的擺率控制驅(qū)動(dòng)電路，其特征在于，所述輸出功率管的輸出信號(hào)同時(shí)反饋至PMOS驅(qū)動(dòng)電路和NMOS驅(qū)動(dòng)電路的對(duì)應(yīng)開(kāi)關(guān)電流源。
全文摘要
本發(fā)明提供一種擺率控制驅(qū)動(dòng)電路，該驅(qū)動(dòng)電路通過(guò)設(shè)置開(kāi)關(guān)電流源控制電路，產(chǎn)生穩(wěn)定的輸出電流對(duì)輸出功率管的柵極寄生電容進(jìn)行充放電，從而控制其開(kāi)啟/關(guān)閉，利用電流而非電平驅(qū)動(dòng)輸出功率管，使得輸出信號(hào)的擺率受電流控制，從而達(dá)到減小EMI影響的目的；設(shè)置死區(qū)時(shí)序控制電路，利用輸出功率管的柵極信號(hào)控制電流源的開(kāi)啟/關(guān)閉，將輸出級(jí)PMOS/NMOS同時(shí)導(dǎo)通的時(shí)間最小化，從而有效地減小功率管間的饋通電流。本發(fā)明提供的驅(qū)動(dòng)電路可以達(dá)到改善EMI，減小饋通電流和電源波動(dòng)的目的。
文檔編號(hào)H04R3/00GK102186130SQ201110043370
公開(kāi)日2011年9月14日 申請(qǐng)日期2011年2月23日 優(yōu)先權(quán)日2011年2月23日
發(fā)明者馮之因, 王傳芳, 陳軍君 申請(qǐng)人:啟攀微電子(上海)有限公司