專利名稱：一種實(shí)現(xiàn)atm多信元封裝電路仿真的方法及網(wǎng)絡(luò)處理器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)傳輸領(lǐng)域，具體的說，涉及一種實(shí)現(xiàn)ATM (Asynchronous Transfer Mode，異步傳輸模式)多信元封裝電路仿真的方法及網(wǎng)絡(luò)處理器。
背景技術(shù)：
ATM技術(shù)的實(shí)質(zhì)是電路交換和分組交換的綜合。因此ATM技術(shù)具有很大的靈活性， 任何時(shí)候都能按實(shí)際需要來占用資源；對特定業(yè)務(wù)，傳送速率隨信息到達(dá)的速率而變化，能 夠適應(yīng)任何類型的業(yè)務(wù)，無論其速率高低、突發(fā)性大小、實(shí)時(shí)性要求和質(zhì)量要求如何，都能 提供滿意的服務(wù)。但ATM高速網(wǎng)絡(luò)會(huì)導(dǎo)致分組交換網(wǎng)絡(luò)的帶寬效率低下，主要是由于信元 中繼需要交換所有信元中繼分組，因而會(huì)降低分組轉(zhuǎn)發(fā)速率。即如果需要傳輸N個(gè)ATM信 元，網(wǎng)絡(luò)核心設(shè)備就要交換N個(gè)分組，耗費(fèi)N個(gè)分組轉(zhuǎn)發(fā)的帶寬。但是，如果利用信元打包 技術(shù)，將N個(gè)ATM信元打包到同一個(gè)分組之中，網(wǎng)絡(luò)核心設(shè)備只需要交換一個(gè)分組，而且只 需要耗費(fèi)一個(gè)分組轉(zhuǎn)發(fā)的帶寬。因此，電信運(yùn)營商多利用信元打包技術(shù)節(jié)約網(wǎng)絡(luò)核心設(shè)備 的分組轉(zhuǎn)發(fā)帶寬。ATM多信元封裝(又被稱為信元串聯(lián))是一種能夠?qū)⒍鄠€(gè)信元中繼ATM信元封 裝到同一個(gè)分組中的機(jī)制。它讓電信運(yùn)營商能夠克服信元中繼傳輸所固有的帶寬效率低 下問題。請參閱圖1，該圖為現(xiàn)有技術(shù)中ATM多信元封裝系統(tǒng)的結(jié)構(gòu)框圖，由圖中可見，現(xiàn) 有的ATM多信元封裝系統(tǒng)包括信元打包FPGA (Field-Programmable Gate Array現(xiàn)場可編 程門陣列)及硬件轉(zhuǎn)發(fā) ASIC(Application Specific Integrated Circuit，專用集成電 路)，在輸入供應(yīng)商邊緣，將ATM信元發(fā)送到信元打包FPGA，信元打包FPGA會(huì)根據(jù)配置參數(shù) MNCP(Minimum Number Cell Packet最小信元打包數(shù))和MCPT(Maximum Cell Packet Time 最大信元打包計(jì)時(shí)器)實(shí)現(xiàn)多信元的分段與重組。信元打包FPGA會(huì)在MCPT超時(shí)之前，利 用其FIF0(First Input First Out，先入先出)緩存將輸入ATM信元排隊(duì)組合為一個(gè)信元 包，直到達(dá)到預(yù)定的信元包大小為止，同時(shí)為每個(gè)信元包分組生成一個(gè)序列號，將該信元包 分組轉(zhuǎn)發(fā)到硬件轉(zhuǎn)發(fā)ASIC，硬件轉(zhuǎn)發(fā)ASIC會(huì)進(jìn)行報(bào)文封裝并轉(zhuǎn)發(fā)出去。現(xiàn)有技術(shù)中ATM多 信元封裝系統(tǒng)設(shè)計(jì)復(fù)雜而且價(jià)格昂貴，局限了其實(shí)際應(yīng)用的場景?，F(xiàn)有技術(shù)中的網(wǎng)絡(luò)處理器既具有通用處理器的低價(jià)格、高靈活性的特點(diǎn)，又具有 ASIC的高速度和可擴(kuò)展性特點(diǎn)，是具有多引擎并行處理的高速轉(zhuǎn)發(fā)芯片，其可靈活實(shí)現(xiàn)二、 三層轉(zhuǎn)發(fā)功能，具有多引擎并行處理的特點(diǎn)可達(dá)到很高的轉(zhuǎn)發(fā)速率。但也正因?yàn)槿绱?，和絕 大多數(shù)通用處理器一樣，現(xiàn)有技術(shù)中的網(wǎng)絡(luò)處理器沒有FIFO機(jī)制無法實(shí)現(xiàn)多個(gè)數(shù)據(jù)包的 保序，所以無法實(shí)現(xiàn)ATM多信元封裝的電路仿真。

發(fā)明內(nèi)容
本發(fā)明提供一種實(shí)現(xiàn)ATM多信元封裝電路仿真的方法及網(wǎng)絡(luò)處理器，用以解決現(xiàn) 有技術(shù)中網(wǎng)絡(luò)處理器沒有FIFO機(jī)制無法實(shí)現(xiàn)對ATM多信元封裝的問題。本發(fā)明技術(shù)方案包括
—種實(shí)現(xiàn)異步傳輸模式多信元封裝電路仿真的方法，包括步驟A、提取進(jìn)入到網(wǎng)絡(luò)處理器的異步傳輸模式ATM信元的屬性，確定每個(gè)ATM信元的 出口并通過硬件鎖鎖住相應(yīng)的出口；B、將具有相同出口的ATM信元依次緩存在相同隊(duì)列中；C、在所述隊(duì)列達(dá)到預(yù)設(shè)的發(fā)包條件時(shí)，解鎖相應(yīng)的出口，將所述隊(duì)列中的ATM信 元取出組成ATM載荷后通過所述出口轉(zhuǎn)發(fā)出去。進(jìn)一步地，所述步驟A中，按照ATM信元的屬性通過查出口表確定每個(gè)ATM信元的 出口。進(jìn)一步地，所述預(yù)設(shè)的發(fā)包條件為隊(duì)列中的ATM信元數(shù)達(dá)到最小信元打包數(shù)或 者超時(shí)計(jì)時(shí)器達(dá)到最大信元打包計(jì)時(shí)器的超時(shí)值。進(jìn)一步地，將所述隊(duì)列中的ATM信元取出組成ATM載荷的具體過程為采用環(huán)回方式從所述隊(duì)列中依次取出ATM信元組成ATM載荷，取信元時(shí)拒絕其他 弓丨擎訪問該隊(duì)列，信元取出后允許其他弓I擎訪問該隊(duì)列，在所述ATM載荷內(nèi)的ATM信元數(shù)量 達(dá)到最小信元打包數(shù)或所述隊(duì)列為空時(shí)，將所述ATM載荷從所述出口順序發(fā)送出去。進(jìn)一步地，所述取信元時(shí)，申請互斥信號量，將所述隊(duì)列上鎖，此時(shí)拒絕其他引擎 訪問該隊(duì)列；信元取出后，釋放互斥信號量，將所述隊(duì)列解鎖，此時(shí)允許其他引擎訪問該隊(duì) 列。一種實(shí)現(xiàn)異步傳輸模式多信元封裝電路仿真的網(wǎng)絡(luò)處理器，包括微碼模塊，用于提取進(jìn)入到網(wǎng)絡(luò)處理器的異步傳輸模式ATM信元的屬性，確定每 個(gè)ATM信元的出口并通過硬件鎖鎖住相應(yīng)的出口，在所述隊(duì)列達(dá)到預(yù)設(shè)的發(fā)包條件時(shí)，解 鎖相應(yīng)的出口，將所述隊(duì)列中的ATM信元取出組成ATM載荷后通過所述出口轉(zhuǎn)發(fā)出去；緩存模塊，用于將具有相同出口的ATM信元依次緩存在相同隊(duì)列中。進(jìn)一步地，還包括計(jì)數(shù)器模塊，用于為緩存模塊中緩存的隊(duì)列分配對應(yīng)的隊(duì)列指針，并為每個(gè)隊(duì)列 指針分配互斥信號量。進(jìn)一步地，所述微碼模塊按照ATM信元的屬性通過查出口表確定每個(gè)ATM信元的 出口。進(jìn)一步地，所述預(yù)設(shè)的發(fā)包條件為隊(duì)列中的ATM信元數(shù)達(dá)到最小信元打包數(shù)或 者超時(shí)計(jì)時(shí)器達(dá)到最大信元打包計(jì)時(shí)器的超時(shí)值。進(jìn)一步地，所述微碼模塊采用環(huán)回方式從所述緩存模塊內(nèi)的隊(duì)列中依次取出ATM 信元組成ATM載荷，取信元時(shí)申請互斥信號量拒絕其他引擎訪問該隊(duì)列，信元取出后釋放 互斥信號量允許其他引擎訪問該隊(duì)列，在所述ATM載荷內(nèi)的ATM信元數(shù)量達(dá)到最小信元打 包數(shù)或所述隊(duì)列為空時(shí)，將所述ATM載荷從所述出口順序發(fā)送出去。本發(fā)明有益效果如下為克服現(xiàn)有技術(shù)中網(wǎng)絡(luò)處理器沒有FIFO機(jī)制無法實(shí)現(xiàn)分段和重組功能的難題， 本發(fā)明利用網(wǎng)絡(luò)處理器實(shí)現(xiàn)FIFO機(jī)制進(jìn)而實(shí)現(xiàn)分段和重組功能，同時(shí)利用其固有的硬件 轉(zhuǎn)發(fā)功能，使原本復(fù)雜的ATM多信元封裝系統(tǒng)功能利用一個(gè)網(wǎng)絡(luò)處理器即可實(shí)現(xiàn)。采用本 發(fā)明可以在普通的網(wǎng)絡(luò)處理器上實(shí)現(xiàn)復(fù)雜的多信元緩存和組合的功能，從而實(shí)現(xiàn)多信元電 路仿真技術(shù)，可以讓ATM多信元封裝系統(tǒng)設(shè)計(jì)的復(fù)雜度大大降低，同時(shí)降低系統(tǒng)成本，加之網(wǎng)絡(luò)處理器本身的靈活、轉(zhuǎn)發(fā)能力強(qiáng)的優(yōu)點(diǎn)，可靈活的支持多種AAL(ATM適配層)業(yè)務(wù)及 QoS (質(zhì)量服務(wù))。


圖1為現(xiàn)有技術(shù)中ATM多信元封裝系統(tǒng)的結(jié)構(gòu)框圖；圖2為本發(fā)明所述實(shí)現(xiàn)ATM多信元封裝電路仿真的方法的一個(gè)較佳實(shí)施例的流程 圖；圖3為本發(fā)明所述實(shí)現(xiàn)ATM多信元封裝電路仿真的網(wǎng)絡(luò)處理器一個(gè)較佳實(shí)施例的 結(jié)構(gòu)框圖；圖4為本發(fā)明實(shí)施例中將隊(duì)列中的ATM信元取出組成ATM載荷的流程圖。
具體實(shí)施例方式以下結(jié)合附圖對本發(fā)明的優(yōu)選實(shí)施例進(jìn)行說明，應(yīng)當(dāng)理解，此處所描述的優(yōu)選實(shí) 施例僅用于說明和解釋本發(fā)明，并不用于限定本發(fā)明。為了清晰描述本發(fā)明以其一典型 應(yīng)用為例展開描述，將其應(yīng)用場景設(shè)為ATM多信元電路仿真承載于MPLS (Multi-Protocol Label Switching，多協(xié)議標(biāo)簽交換)網(wǎng)絡(luò)，則出口為PW(Pseudo Wire偽線)出口，對應(yīng)的 出口表為PW出口表。請參閱圖2，該圖為本發(fā)明所述實(shí)現(xiàn)ATM多信元封裝電路仿真的方法的一個(gè)較佳 實(shí)施例的流程圖，具體包括如下步驟Si、提取進(jìn)入到網(wǎng)絡(luò)處理器的ATM信元的屬性，按照ATM信元的屬性通過查PW出 口表確定每個(gè)ATM信元的PW出口；S2、開啟硬件鎖鎖住接收到的ATM信元對應(yīng)的PW出口表項(xiàng)，將硬件鎖的位置與ATM 隊(duì)列的semID (信號量標(biāo)識)和隊(duì)列指針相對應(yīng)，通過該方式可達(dá)到每一條隊(duì)列對應(yīng)一個(gè)PW 出口 ；S3、將具有相同PW出口的ATM信元依次緩存在相同隊(duì)列中，每來一個(gè)ATM信元都 為其申請互斥信號量，將該隊(duì)列上鎖，將其相應(yīng)的隊(duì)列指針順序后移；信元存到該隊(duì)列中 后，釋放互斥信號量，將該隊(duì)列解鎖，此時(shí)允許其他引擎訪問該隊(duì)列。保證具有相同PW出口 的ATM信元按進(jìn)入網(wǎng)絡(luò)處理器的順序在同一隊(duì)列中排隊(duì)；S4、在隊(duì)列達(dá)到預(yù)設(shè)的發(fā)包條件時(shí)，解鎖相應(yīng)的PW出口表項(xiàng)，將隊(duì)列中的ATM信元 取出組成ATM載荷后通過相應(yīng)的PW出口轉(zhuǎn)發(fā)出去。其中，所述預(yù)設(shè)的發(fā)包條件為隊(duì)列中的ATM信元數(shù)達(dá)到MNCP或者超時(shí)計(jì)時(shí)器達(dá) 到MCPT的超時(shí)值。其中，將隊(duì)列中的ATM信元取出組成ATM載荷的具體過程為采用環(huán)回方式從隊(duì)列中依次取出ATM信元組成ATM載荷，取信元時(shí)，申請互斥信號 量，將隊(duì)列上鎖，拒絕其他引擎訪問該隊(duì)列，信元取出后，釋放互斥信號量，將隊(duì)列解鎖，允 許其他弓I擎訪問該隊(duì)列，在ATM載荷內(nèi)的ATM信元數(shù)量達(dá)到MNCP或所述隊(duì)列為空時(shí)，將ATM 載荷從相應(yīng)的PW出口順序轉(zhuǎn)發(fā)出去。請參閱圖3，該圖為本發(fā)明所述實(shí)現(xiàn)ATM多信元封裝電路仿真的網(wǎng)絡(luò)處理器一個(gè) 較佳實(shí)施例的結(jié)構(gòu)框圖，其主要包括
微碼模塊，用于提取進(jìn)入到網(wǎng)絡(luò)處理器的異步傳輸模式ATM信元的屬性，按照ATM 信元的屬性通過查PW出口表確定每個(gè)ATM信元的PW出口并通過硬件鎖鎖住相應(yīng)的PW出 口表項(xiàng)，在隊(duì)列達(dá)到預(yù)設(shè)的發(fā)包條件時(shí)，解鎖相應(yīng)的PW出口表項(xiàng)，將隊(duì)列中的ATM信元取出 組成ATM載荷后通過相應(yīng)的PW出口轉(zhuǎn)發(fā)出去；其中，預(yù)設(shè)的發(fā)包條件為隊(duì)列中的ATM信元 數(shù)達(dá)到MNCP或者超時(shí)計(jì)時(shí)器達(dá)到MCPT的超時(shí)值。 緩存模塊，用于將具有相同PW出口的ATM信元依次存放在相同隊(duì)列中，在所述網(wǎng) 絡(luò)處理器開辟一張哈希表作為緩存模塊，緩存模塊中的每一個(gè)表項(xiàng)存放一個(gè)ATM信元，將 若干條(X條)表項(xiàng)作為一個(gè)隊(duì)列，對應(yīng)一個(gè)PW出口，X的大小由客戶需求而定。計(jì)數(shù)器模塊，用于為緩存模塊中緩存的隊(duì)列分配對應(yīng)的隊(duì)列指針，指向當(dāng)前隊(duì)列 可用的位置(指針值范圍0 X-1)，同時(shí)為每個(gè)隊(duì)列指針分配互斥信號量，防止多個(gè)引擎同 時(shí)操作隊(duì)列指針帶來的亂序。其中，微碼模塊將隊(duì)列中的ATM信元取出組成ATM載荷的具體過程為微碼模塊 采用環(huán)回方式從所述緩存模塊內(nèi)的隊(duì)列中依次取出ATM信元組成ATM載荷，取信元時(shí)申請 互斥信號量拒絕其他引擎訪問該隊(duì)列，信元取出后釋放互斥信號量允許其他引擎訪問該隊(duì) 列，在所述ATM載荷內(nèi)的ATM信元數(shù)量達(dá)到最小信元打包數(shù)或所述隊(duì)列為空時(shí)，將所述ATM 載荷從所述出口順序轉(zhuǎn)發(fā)出去。為實(shí)現(xiàn)FIFO機(jī)制，本發(fā)明綜合利用網(wǎng)絡(luò)處理器軟硬件資源保證ATM多信元的順 序，具體包括軟件資源的互斥信號量和硬件資源的鎖硬件表機(jī)制，在此統(tǒng)稱為保序鎖。其 中，互斥信號量是為每一個(gè)隊(duì)列分配一個(gè)互斥信號量，在當(dāng)前引擎操作該隊(duì)列時(shí)，能夠鎖住 當(dāng)前隊(duì)列防止被其他處理引擎使用，保證隊(duì)列中的信元按順序排列?；コ庑盘柫康牟僮饔?微碼指令semTake (申請)和semGive (釋放)操作實(shí)現(xiàn)。semTake指令將外部計(jì)數(shù)器的標(biāo) 志值置為1，此時(shí)拒絕其他引擎的訪問，當(dāng)前引擎處理后，semGive指令將將外部計(jì)數(shù)器的 標(biāo)志值清0，允許其他引擎操作。鎖硬件表機(jī)制是查出口表時(shí)利用硬件鎖將對應(yīng)的出口表 項(xiàng)鎖住，然后將ATM信元依次寫入ATM緩存模塊后將出口表項(xiàng)解鎖。通過這種方式將從同 一條出口輸出的ATM信元按照其進(jìn)入網(wǎng)絡(luò)處理器的順序?qū)懭階TM緩存模塊中，能夠保證ATM 信元的不亂序。請參閱圖4，該圖為本發(fā)明實(shí)施例中將隊(duì)列中的ATM信元取出組成ATM載荷的流程 圖，主要實(shí)現(xiàn)過程如下當(dāng)隊(duì)列中的ATM信元數(shù)量達(dá)到MNCP值或者超時(shí)計(jì)時(shí)器達(dá)到MCPT的超時(shí)值T時(shí)， 啟動(dòng)發(fā)包；否則，繼續(xù)將ATM信元寫入緩存中。啟動(dòng)發(fā)包流程后，由于需要將具有相同PW出 口的多個(gè)ATM信元組成一個(gè)ATM載荷從同一個(gè)PW出口發(fā)出，本實(shí)施例中采用環(huán)回的方式 依次取ATM信元，每次環(huán)回的份數(shù)都為1。每環(huán)回一次從隊(duì)列中取出一個(gè)ATM信元，取信元 時(shí)為確保以存放順序依次取出，防止其它引擎操作該隊(duì)列，需要申請互斥信號量，將該隊(duì)列 semTake上鎖，信元取出后，需要釋放互斥信號量，將該隊(duì)列semGive解鎖，并將信元添加到 ATM載荷的尾部。如果ATM載荷內(nèi)的信元數(shù)量達(dá)到MNCP值或隊(duì)列為空則將ATM載荷從相應(yīng) 的PW出口按照預(yù)定的順序轉(zhuǎn)發(fā)出去，否則則繼續(xù)環(huán)回，將信元添加到ATM載荷的尾部，直到 滿足上述發(fā)送條件后，將重組后的ATM載荷從PW出口發(fā)送出去。綜上所述，應(yīng)用本發(fā)明的方法及裝置，可以在普通的網(wǎng)絡(luò)處理器上實(shí)現(xiàn)復(fù)雜的多 信元緩存和組合的功能，從而實(shí)現(xiàn)多信元電路仿真技術(shù)，可以讓整個(gè)系統(tǒng)設(shè)計(jì)的復(fù)雜度大大降低，同時(shí)降低系統(tǒng)成本，加之網(wǎng)絡(luò)處理器本身的靈活、轉(zhuǎn)發(fā)能力強(qiáng)的優(yōu)點(diǎn)，可靈活的支 持多種AAL (ATM適配層)業(yè)務(wù)及QoS (質(zhì)量服務(wù))。 顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精 神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍 之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
權(quán)利要求
一種實(shí)現(xiàn)異步傳輸模式多信元封裝電路仿真的方法，其特征在于，包括步驟A、提取進(jìn)入到網(wǎng)絡(luò)處理器的異步傳輸模式ATM信元的屬性，確定每個(gè)ATM信元的出口并通過硬件鎖鎖住相應(yīng)的出口；B、將具有相同出口的ATM信元依次緩存在相同隊(duì)列中；C、在所述隊(duì)列達(dá)到預(yù)設(shè)的發(fā)包條件時(shí)，解鎖相應(yīng)的出口，將所述隊(duì)列中的ATM信元取出組成ATM載荷后通過所述出口轉(zhuǎn)發(fā)出去。
2.如權(quán)利要求1所述的方法，其特征在于，所述步驟A中，按照ATM信元的屬性通過查 出口表確定每個(gè)ATM信元的出口。
3.如權(quán)利要求1所述的方法，其特征在于，所述預(yù)設(shè)的發(fā)包條件為隊(duì)列中的ATM信元 數(shù)達(dá)到最小信元打包數(shù)或者超時(shí)計(jì)時(shí)器達(dá)到最大信元打包計(jì)時(shí)器的超時(shí)值。
4.如權(quán)利要求1所述的方法，其特征在于，將所述隊(duì)列中的ATM信元取出組成ATM載荷 的具體過程為采用環(huán)回方式從所述隊(duì)列中依次取出ATM信元組成ATM載荷，取信元時(shí)拒絕其他引擎 訪問該隊(duì)列，信元取出后允許其他弓I擎訪問該隊(duì)列，在所述ATM載荷內(nèi)的ATM信元數(shù)量達(dá)到 最小信元打包數(shù)或所述隊(duì)列為空時(shí)，將所述ATM載荷從所述出口順序發(fā)送出去。
5.如權(quán)利要求4所述的方法，其特征在于，所述取信元時(shí)，申請互斥信號量，將所述隊(duì) 列上鎖，此時(shí)拒絕其他引擎訪問該隊(duì)列；信元取出后，釋放互斥信號量，將所述隊(duì)列解鎖，此 時(shí)允許其他引擎訪問該隊(duì)列。
6.一種實(shí)現(xiàn)異步傳輸模式多信元封裝電路仿真的網(wǎng)絡(luò)處理器，其特征在于，包括 微碼模塊，用于提取進(jìn)入到網(wǎng)絡(luò)處理器的異步傳輸模式ATM信元的屬性，確定每個(gè)ATM信元的出口并通過硬件鎖鎖住相應(yīng)的出口，在所述隊(duì)列達(dá)到預(yù)設(shè)的發(fā)包條件時(shí)，解鎖相應(yīng) 的出口，將所述隊(duì)列中的ATM信元取出組成ATM載荷后通過所述出口轉(zhuǎn)發(fā)出去； 緩存模塊，用于將具有相同出口的ATM信元依次緩存在相同隊(duì)列中。
7.如權(quán)利要求6所述的網(wǎng)絡(luò)處理器，其特征在于，還包括計(jì)數(shù)器模塊，用于為緩存模塊中緩存的隊(duì)列分配對應(yīng)的隊(duì)列指針，并為每個(gè)隊(duì)列指針分配互斥信號量。
8.如權(quán)利要求6或7所述的網(wǎng)絡(luò)處理器，其特征在于，所述微碼模塊按照ATM信元的屬 性通過查出口表確定每個(gè)ATM信元的出口。
9.如權(quán)利要求6所述的網(wǎng)絡(luò)處理器，其特征在于，所述預(yù)設(shè)的發(fā)包條件為隊(duì)列中的 ATM信元數(shù)達(dá)到最小信元打包數(shù)或者超時(shí)計(jì)時(shí)器達(dá)到最大信元打包計(jì)時(shí)器的超時(shí)值。
10.如權(quán)利要求7所述的網(wǎng)絡(luò)處理器，其特征在于，所述微碼模塊采用環(huán)回方式從所述 緩存模塊內(nèi)的隊(duì)列中依次取出ATM信元組成ATM載荷，取信元時(shí)申請互斥信號量拒絕其他 引擎訪問該隊(duì)列，信元取出后釋放互斥信號量允許其他引擎訪問該隊(duì)列，在所述ATM載荷 內(nèi)的ATM信元數(shù)量達(dá)到最小信元打包數(shù)或所述隊(duì)列為空時(shí)，將所述ATM載荷從所述出口順 序發(fā)送出去。
全文摘要
本發(fā)明公開了一種實(shí)現(xiàn)ATM多信元封裝電路仿真的方法及網(wǎng)絡(luò)處理器，用以解決現(xiàn)有技術(shù)中網(wǎng)絡(luò)處理器沒有FIFO機(jī)制無法實(shí)現(xiàn)對ATM多信元封裝的問題。所述方法包括提取進(jìn)入到網(wǎng)絡(luò)處理器的異步傳輸模式ATM信元的屬性，確定每個(gè)ATM信元的出口并通過硬件鎖鎖住相應(yīng)的出口；將具有相同出口的ATM信元依次緩存在相同隊(duì)列中；在所述隊(duì)列達(dá)到預(yù)設(shè)的發(fā)包條件時(shí)，解鎖相應(yīng)的出口，將所述隊(duì)列中的ATM信元取出組成ATM載荷后通過所述出口轉(zhuǎn)發(fā)出去。所述網(wǎng)絡(luò)處理器包括微碼模塊及緩存模塊。采用本發(fā)明可以在普通的網(wǎng)絡(luò)處理器上實(shí)現(xiàn)復(fù)雜的多信元緩存和組合的功能，可靈活的支持多種AAL業(yè)務(wù)及QoS。
文檔編號H04L12/54GK101984609SQ20101055690
公開日2011年3月9日 申請日期2010年11月24日 優(yōu)先權(quán)日2010年11月24日
發(fā)明者閆學(xué)濤, 黃治文 申請人:中興通訊股份有限公司