專利名稱：控制時鐘恢復的裝置及其方法
技術領域：
本發(fā)明是有關于一種時鐘恢復裝置及其相關的控制時鐘恢復的方法，尤指一種在視頻處理系統(tǒng)中根據(jù)一數(shù)據(jù)緩沖器(data buffer)的緩沖器狀態(tài)信息來調整一鎖相回路 (PLL)的除數(shù)(divisor)，以控制時鐘恢復的裝置與方法。
背景技術：
請參考圖1，圖1為現(xiàn)有技術中一傳統(tǒng)鎖相回路100的示意圖。傳統(tǒng)鎖相回路100 包含有一第一分頻器110、一時鐘恢復單元120以及一第二分頻器130，且鎖相回路100用來根據(jù)一輸入時鐘CKin來重建并提供一輸出時鐘CKout。第一分頻器110利用一第一除數(shù) N來對輸入時鐘CKin的第一頻率Π進行分頻，以產(chǎn)生參考信號Skef，而第二分頻器130則利用第二除數(shù)M來對輸出時鐘CKout的第二頻率f2進行分頻，以產(chǎn)生反饋信號SFB。最后， 時鐘恢復單元120則耦接于第一分頻器110、第二分頻器120，用來根據(jù)參考信號Skef以及反饋信號Sfb來重建并提供輸出時鐘CKout。通常，鎖相回路100可用在串行器/解串器(serializer/deserializer)的設計中執(zhí)行時鐘恢復動作，然而對于串行器/解串器而言，其所需要的M、N的數(shù)據(jù)寬度遠較其它應用來得大很多。舉例來說，高畫質多媒體接口標準(HDMI)所需求的數(shù)據(jù)寬度為20位，而 DisplayPort接口標準所需求的數(shù)據(jù)寬度則為M位，如此一來，會使得鎖相回路100的時鐘穩(wěn)定時間變得很長，也會導致鎖相回路100的尺寸比其它數(shù)據(jù)寬度較小的應用設計來得大許多。因此，如何提供一個尺寸較小的時鐘恢復裝置且可縮短其時鐘穩(wěn)定時間，也是本設計領域中的重要考慮之一，特別是應用在串行器/解串器的設計當中。

發(fā)明內(nèi)容
因此，本發(fā)明的目的之一在于提出一種時鐘恢復裝置、視頻處理系統(tǒng)及其相關的控制時鐘恢復的方法，以解決上述問題。在本發(fā)明的一實施例中，公開了一種時鐘恢復裝置。時鐘恢復裝置包含一鎖相回路以及一調整電路。鎖相回路根據(jù)輸入時鐘來重建并提供輸出時鐘，鎖相回路包含有第一分頻器、第二分頻器以及時鐘恢復單元。第一分頻器利用第一除數(shù)來對輸入時鐘的第一頻率進行分頻，以產(chǎn)生參考信號。第二分頻器利用第二除數(shù)來對輸出時鐘的第二頻率進行分頻，以產(chǎn)生反饋信號。時鐘恢復單元耦接于第一分頻器以及第二分頻器，用來根據(jù)參考信號以及反饋信號來重建并提供輸出時鐘。調整電路耦接于鎖相回路，用來根據(jù)一數(shù)據(jù)緩沖器的緩沖器狀態(tài)信息來調整第一除數(shù)與第二除數(shù)兩者中的至少其一。在本發(fā)明的另一實施例中，另公開了一種視頻處理系統(tǒng)。視頻處理系統(tǒng)包含有一數(shù)據(jù)緩沖器、一時鐘恢復裝置以及一視頻處理器。數(shù)據(jù)緩沖器接收一輸入視頻數(shù)據(jù)以輸出一輸出視頻數(shù)據(jù)，并提供一緩沖器狀態(tài)信息，其中輸入視頻數(shù)據(jù)根據(jù)輸入時鐘來寫入至數(shù)據(jù)緩沖器之中，以及輸出視頻數(shù)據(jù)根據(jù)輸出時鐘來從數(shù)據(jù)緩沖器中讀出。時鐘恢復裝置包含有一鎖相回路以及一調整電路。鎖相回路根據(jù)輸入時鐘來重建并提供輸出時鐘，鎖相回路包含有一第一分頻器、一第二分頻器以及一時鐘恢復單元。第一分頻器利用第一除數(shù)來對輸入時鐘的第一頻率進行分頻，以產(chǎn)生參考信號。第二分頻器利用第二除數(shù)來對輸出時鐘的第二頻率進行分頻，以產(chǎn)生反饋信號。時鐘恢復單元耦接于第一分頻器以及第二分頻器，用來根據(jù)參考信號以及反饋信號來重建并提供輸出時鐘。調整電路耦接于鎖相回路，用來根據(jù)一數(shù)據(jù)緩沖器的緩沖器狀態(tài)信息來調整第一除數(shù)與第二除數(shù)兩者中的至少其一。視頻處理器耦接于數(shù)據(jù)緩沖器以及時鐘恢復裝置，用來處理輸出視頻數(shù)據(jù)，其中視頻處理器操作在輸出時鐘下。 在本發(fā)明的又一實施例中，又公開了一種控制時鐘恢復的方法。該方法包含以下步驟接收一輸入時鐘，并利用第一除數(shù)來對輸入時鐘的第一頻率進行分頻，以產(chǎn)生參考信號；利用第二除數(shù)來對輸出時鐘的第二頻率進行分頻，以產(chǎn)生反饋信號；根據(jù)一數(shù)據(jù)緩沖器的緩沖器狀態(tài)信息來調整第一除數(shù)與第二除數(shù)兩者中的至少其一；以及根據(jù)參考信號以及反饋信號來重建并提供輸出時鐘。


圖1為現(xiàn)有技術中一傳統(tǒng)鎖相回路的示意圖。
圖2為本發(fā)明--時鐘恢復裝置的一實施例的方塊圖。
圖3為本發(fā)明--視頻處理系統(tǒng)的一實施例的方塊圖。
圖4為說明圖1與圖2所示的輸出時鐘的合成曲線的比較圖。
圖5為本發(fā)明控制時鐘恢復的方法的一操作范例的流程圖。
主要元件符號說明
100,250鎖相回路
300視頻處理系統(tǒng)
200,400時鐘恢復裝置
110,210第一分頻器
120,220時鐘恢復單元
130,230第二分頻器
260調整電路
310數(shù)據(jù)緩沖器
320先進先出串列
330數(shù)據(jù)緩沖器控制單元
340視頻處理器
M第二除數(shù)
N第一除數(shù)
Pw寫入指針
Pr讀取指針
Ckin輸入時鐘
Ckout輸出時鐘
f 1 f 丄丄、丄 lane—clock第--頻率
f2、fst
Sref
Sfb
BI
EMPTY
FULL
Din
Dout
S1、S2
tl、t2
502
Cloek第二頻率
參考信號
反饋信號緩沖器狀態(tài)信息幾近空白信號幾近滿載信號輸入視頻數(shù)據(jù)輸出視頻數(shù)據(jù)曲線
時鐘穩(wěn)定時間 2步驟
具體實施例方式請參考圖2，圖2為本發(fā)明一時鐘恢復裝置200的一實施例的方塊圖。在圖2中， 時鐘恢復裝置200包含鎖相回路250以及調整電路沈0，其中鎖相回路250包含有第一分頻器210、第二分頻器230以及時鐘恢復單元220，且鎖相回路250根據(jù)一輸入時鐘CKin來重建并提供一輸出時鐘CKout。在本實施例中，時鐘恢復裝置200應用在一視頻處理系統(tǒng)的串行器/解串器(serializer/deserializer)之中，因此輸入時鐘CKin作為一數(shù)據(jù)線時鐘 (lane clock)，而輸出時鐘Ckout則作為一數(shù)據(jù)流時鐘(stream clock)。但此并非本發(fā)明的限制條件，本領域技術人員應可了解，時鐘恢復裝置200也可應用在其它設計中，此也應隸屬于本發(fā)明所涵蓋的范圍。如圖2所示，第一分頻器210利用第一除數(shù)N來對輸入時鐘CKin的一第一頻率 ca-進行分頻，以產(chǎn)生參考信號Skef ；而第二分頻器230利用第二除數(shù)M來對輸出時鐘
CKout的一第二頻率fstream。1()。k進行分頻，以產(chǎn)生反饋信號SFB。接著，時鐘恢復單元220耦接于第一分頻器210以及第二分頻器230，用來根據(jù)參考信號Skef以及反饋信號Sfb來重建并提供輸出時鐘CKout。此外，調整電路260耦接于鎖相回路250，在本實施例中，調整電路 260耦接至第一分頻器210以及第二分頻器230。值得注意的是，調整電路260可根據(jù)一數(shù)據(jù)緩沖器(請一并參考圖幻的一緩沖器狀態(tài)信息BI來調整鎖相回路250的第一除數(shù)N與第二除數(shù)M兩者中的至少其一。由圖2可得知，上述輸入時鐘CKin的第一頻率flane—。1()。k、輸出時鐘CKout的第二頻率ca-、第一除數(shù)N以及第二除數(shù)M可符合下式f stream—clock/f lane—clock
Μ/Ν(1)。一般來說，輸入時鐘CKin的第一頻率flane el。。k為一個定值，而輸出時鐘CKout的第二頻率-Ci則是一個跟其分辨率有關的變動值，且可由消費者電子協(xié)會(Consumer Electronics Association, CEA)所定義的規(guī)范來得到。以DisplayPort規(guī)范中的分辨率 720P為例，其輸入時鐘Ckin的第一頻率flane—。1()。k等于162MHz，而其輸出時鐘Ckout的第二頻率f^.—c^k則等于74MHz。因此，通過上述式子(1)可得知，輸出時鐘Ckout的第二頻率 fstreaffl_clock可經(jīng)由第一除數(shù)N以及第二除數(shù)M來決定。值得注意的是，可通過調整電路260來動態(tài)地調整第一除數(shù)N以及第二除數(shù)M，且這兩個除數(shù)可同時被調整或者可在不同時間被調整。也就是說，在一實施例中，調整電路 260可用來調整第一除數(shù)N，以進一步來調整第二頻率fstream—。1()。k ；在另一實施例中，調整電路260可用來調整第二除數(shù)M,以進一步來調整第二頻率fstaam—。1()。k ；而在又一實施例中，調整電路260則可用來調整第二除數(shù)M與第一除數(shù)N之間的比例(也即，M/N)，以進一步來調整第二頻率f本領域技術人員應可了解，在不違背本發(fā)明的精神的情況下，關于調整電路沈0的各式各樣變化都是可行的，此都應隸屬于本發(fā)明所涵蓋的范圍。請參考圖3，圖3為本發(fā)明一視頻處理系統(tǒng)300的一實施例的方塊圖。如圖3所示，視頻處理系統(tǒng)300包含有一數(shù)據(jù)緩沖器310、一時鐘恢復裝置400以及一視頻處理器 3400由于時鐘恢復裝置400的架構與圖2所示的時鐘恢復裝置200的架構完全相同，為簡潔起見相同部份便不再贅述。而數(shù)據(jù)緩沖器310接收一輸入視頻數(shù)據(jù)Din以輸出一輸出視頻數(shù)據(jù)Dout給視頻處理器340 ；另外，數(shù)據(jù)緩沖器310會提供一緩沖器狀態(tài)信息BI (至少包含有一幾近空白信號EMPTY以及一幾近滿載信號FULL)給時鐘恢復裝置400的調整電路 2600在本實施例中，輸出時鐘CKout作為數(shù)據(jù)緩沖器310的一讀取時鐘，而輸入時鐘Ckin 則作為數(shù)據(jù)緩沖器310的一寫入時鐘；也就是說，輸入視頻數(shù)據(jù)Din根據(jù)輸入時鐘CKin來寫入至數(shù)據(jù)緩沖器310之中，而輸出視頻數(shù)據(jù)Dout則根據(jù)輸出時鐘CKout來從數(shù)據(jù)緩沖器 310中讀出。一般而言，輸入視頻數(shù)據(jù)Din寫入數(shù)據(jù)緩沖器310的速度并不會超過輸入時鐘 Ckin的第一頻率Aane c^k,這是因為輸入視頻數(shù)據(jù)Din所填補的虛擬數(shù)據(jù)(dummy data)會被丟棄而不會寫入數(shù)據(jù)緩沖器310之中。之后，視頻處理器340耦接于數(shù)據(jù)緩沖器310以及時鐘恢復裝置400，以用來處理輸出視頻數(shù)據(jù)Dout。請注意視頻處理器340是操作在輸出時鐘CKout下。請注意，上述緩沖器狀態(tài)信息BI用來指示輸出時鐘CKout的第二頻率fsteeam el。。k 是否比一正常輸出時鐘的一正常頻率較慢或者較快，例如輸入視頻數(shù)據(jù)Din寫入至數(shù)據(jù)緩沖器310之中的頻率(例如，以DisplayPort規(guī)范中的分辨率720P為例，其等于74MHz)。 在本實施例中，數(shù)據(jù)緩沖器310包含有一先進先出串列(FIFO) 320、一寫入指針(write pointer)Pw、一讀取指針ft·以及一數(shù)據(jù)緩沖器控制單元330，其中先進先出串列320用來紀錄輸入視頻數(shù)據(jù)Din以輸出該輸出視頻數(shù)據(jù)Dout。再者，寫入指針Pw指示輸入視頻數(shù)據(jù)Din在先進先出串列320中所紀錄的一寫入地址；而讀取指針則用來指示輸出視頻數(shù)據(jù) Dout在先進先出串列320中所輸出的一讀取地址。此外，數(shù)據(jù)緩沖器控制單元330則耦接于先進先出串列320，用來根據(jù)寫入指針Pw以及讀取指針ft·來設定緩沖器狀態(tài)信息BI (至少包含有一幾近空白信號EMPTY以及一幾近滿載信號FULL)。舉例來說，當讀取指針ft·接近寫入指針Pw時，此時數(shù)據(jù)緩沖器控制單元330會觸發(fā)幾近空白信號EMPTY來作為緩沖器狀態(tài)信息Bi，在這種情況下，調整電路260會調整第一除數(shù)N與第二除數(shù)M兩者中的至少其一，來減少第二除數(shù)M與第一除數(shù)N之間的一比例 (也即，M/N)；而當寫入指針Pw接近讀取指針ft·時，此時數(shù)據(jù)緩沖器控制單元330會觸發(fā)幾近滿載信號FULL來作為緩沖器狀態(tài)信息Bi，在這種情況下，調整電路260會調整第一除數(shù)N與第二除數(shù)M兩者中的至少其一，來增加第二除數(shù)M與第一除數(shù)N之間的比例M/N。除了上述所提及的兩種情況之外，調整電路260可能會觸發(fā)一正常信號N0RMAL(圖未示)或者不會觸發(fā)任何信號來作為緩沖器狀態(tài)信息Bi，以使得第一除數(shù)N與第二除數(shù)M維持不變。請參考圖4，圖4為說明圖1與圖2所示的輸出時鐘CKout的合成曲線的比較圖。其中第一曲線Sl代表圖1所示的傳統(tǒng)鎖相回路100的輸出時鐘CKout，而第二曲線S2則代表圖2所示的時鐘恢復裝置200的輸出時鐘CKout。由圖4可得知，本發(fā)明所公開的第二曲線S2的時鐘穩(wěn)定時間t2較第一曲線Sl的時鐘穩(wěn)定時間tl來得快許多。簡言之，通過上述緩沖器狀態(tài)信息BI (至少包含有幾近空白信號EMPTY以及幾近滿載信號FULL)，使用者可以輕易地得知目前的輸出時鐘CKout的頻率是否比一正常輸出時鐘的頻率較慢或者較快。且通過利用緩沖器狀態(tài)信息BI來調整第一除數(shù)N及/或第二除數(shù)M，可以設計一個需要較小數(shù)據(jù)寬度的M、N數(shù)值的鎖相回路，來取代原本需要較大數(shù)據(jù)寬度的M、N數(shù)值的鎖相回路(例如，圖1中的鎖相回路100)，如此一來，便可以設計一個尺寸較小的時鐘恢復裝置且可縮短其時鐘穩(wěn)定時間，并進而節(jié)省整體的制造成本。請參考圖5，圖5為本發(fā)明控制時鐘恢復的方法的一操作范例的流程圖，其包含以下的步驟(請注意，假若可得到大致相同的結果，則下列步驟并非限定要依據(jù)圖5所示的順序來執(zhí)行)步驟502:開始。步驟504 接收輸入時鐘，并利用第一除數(shù)來對輸入時鐘的第一頻率進行分頻，以
產(chǎn)生參考信號。步驟506 利用第二除數(shù)來對輸出時鐘的第二頻率進行分頻，以產(chǎn)生反饋信號。步驟508 根據(jù)參考信號以及反饋信號來重建并提供輸出時鐘。步驟510 判斷輸出時鐘的第二頻率是否比正常輸出時鐘的正常頻率較慢或者較快。當?shù)诙l率較正常頻率慢時，執(zhí)行步驟520 ；否則，執(zhí)行步驟530。步驟520 當?shù)诙l率較正常頻率慢時，觸發(fā)幾近滿載信號以作為緩沖器狀態(tài)信肩、ο步驟522 調整第一除數(shù)與第二除數(shù)兩者中的至少其一，來增加第二除數(shù)與第一除數(shù)之間的比例。步驟530 當?shù)诙l率較正常頻率快時，觸發(fā)幾近空白信號以作為緩沖器狀態(tài)信肩、ο步驟532 調整第一除數(shù)與第二除數(shù)兩者中的至少其一，來減少第二除數(shù)與第一除數(shù)之間的比例。關于圖5所示的各步驟請搭配圖2或圖3所示的各元件，即可了解各元件之間如何運作，為簡潔起見在此不再贅述。請注意，步驟504可由第一分頻器210所執(zhí)行，步驟506 可由第二分頻器230所執(zhí)行，步驟510可由緩沖器狀態(tài)信息BI來指示，步驟520、530可由數(shù)據(jù)緩沖器控制單元330所執(zhí)行，步驟522、532可由調整電路260所執(zhí)行，而步驟508則可由時鐘恢復單元220所執(zhí)行。請注意，上述流程圖的步驟僅為本發(fā)明可行的實施例，并非本發(fā)明的限制條件，本領域技術人員應可了解，在不違背本發(fā)明的精神下，圖5的流程的步驟可再增加其它的中間步驟或者可將數(shù)個步驟合并成單一步驟。以上所述的實施例僅用來說明本發(fā)明的技術特征，并非用來局限本發(fā)明的范疇。 由上可知，本發(fā)明提供一種時鐘恢復裝置、視頻處理系統(tǒng)及其相關的方法。通過利用緩沖器狀態(tài)信息BI，可用來動態(tài)地調整第一除數(shù)N及/或第二除數(shù)M。如此一來，便可以設計一個需要較小數(shù)據(jù)寬度的M、N數(shù)值的鎖相回路，以達到縮小時鐘恢復裝置的尺寸以及縮短其時鐘穩(wěn)定時間的目的，并可進而節(jié)省整體的制造成本。 以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權利要求所做的等同變化與修飾，都應屬本發(fā)明的涵蓋范圍。
權利要求
1.一禾中時鐘恢復裝置(clock recovery device),包含有一鎖相回路(PLL)，用來根據(jù)一輸入時鐘來重建并提供一輸出時鐘，該鎖相回路包含有一第一分頻器，用來利用一第一除數(shù)來對該輸入時鐘的一第一頻率進行分頻，以產(chǎn)生一參考信號；一第二分頻器，用來利用一第二除數(shù)來對該輸出時鐘的一第二頻率進行分頻，以產(chǎn)生一反饋信號；以及一時鐘恢復單元，耦接于該第一分頻器以及該第二分頻器，用來根據(jù)該參考信號以及該反饋信號來重建并提供該輸出時鐘；以及一調整電路，耦接于該鎖相回路，用來根據(jù)一數(shù)據(jù)緩沖器的一緩沖器狀態(tài)信息來調整該第一除數(shù)與該第二除數(shù)兩者中的至少其一。
2.如權利要求1所述的時鐘恢復裝置，其中該輸入時鐘的該第一頻率、該輸出時鐘的該第二頻率、該第一除數(shù)以及該第二除數(shù)符合下式fstream—clock/flane_clock Μ/Ν ；其中，fstoam—?！碓撦敵鰰r鐘的該第二頻率，fhfk代表該輸入時鐘的該第一頻率，M代表該第二除數(shù)，以及N代表該第一除數(shù)。
3.如權利要求1所述的時鐘恢復裝置，其中該輸入時鐘以及該輸出時鐘用來驅動該數(shù)據(jù)緩沖器。
4.如權利要求3所述的時鐘恢復裝置，其中該緩沖器狀態(tài)信息用來指示該輸出時鐘的該第二頻率是否比一正常輸出時鐘的一正常頻率較慢或者較快。
5.如權利要求3所述的時鐘恢復裝置，其中該輸出時鐘作為該數(shù)據(jù)緩沖器的一讀取時鐘；以及該輸入時鐘作為該數(shù)據(jù)緩沖器的一寫入時鐘。
6.如權利要求1所述的時鐘恢復裝置，其中該時鐘恢復裝置應用于一視頻處理系統(tǒng)的串行器/解串器(serializer/deserializer)之中；該輸入時鐘為一數(shù)據(jù)線時鐘(lane clock)；以及該輸出時鐘為一數(shù)據(jù)流時鐘(streamclock)。
7.一種視頻處理系統(tǒng)，包含有一數(shù)據(jù)緩沖器，用來接收一輸入視頻數(shù)據(jù)以輸出一輸出視頻數(shù)據(jù)，并用來提供一緩沖器狀態(tài)信息，其中該輸入視頻數(shù)據(jù)根據(jù)一輸入時鐘來寫入至該數(shù)據(jù)緩沖器之中，以及該輸出視頻數(shù)據(jù)根據(jù)一輸出時鐘來從該數(shù)據(jù)緩沖器中讀出；一時鐘恢復裝置，包含有一鎖相回路，用來根據(jù)該輸入時鐘來重建并提供該輸出時鐘，該鎖相回路包含有一第一分頻器，用來利用一第一除數(shù)來對該輸入時鐘的一第一頻率進行分頻，以產(chǎn)生一參考信號；一第二分頻器，用來利用一第二除數(shù)來對該輸出時鐘的一第二頻率進行分頻，以產(chǎn)生一反饋信號；以及一時鐘恢復單元，耦接于該第一分頻器以及該第二分頻器，用來根據(jù)該參考信號以及該反饋信號來重建并提供該輸出時鐘；以及一調整電路，耦接于該鎖相回路，用來根據(jù)該緩沖器狀態(tài)信息來調整該第一除數(shù)與該第二除數(shù)兩者中的至少其一；以及一視頻處理器，耦接于該數(shù)據(jù)緩沖器以及該時鐘恢復裝置，用來處理該輸出視頻數(shù)據(jù)， 其中該視頻處理器操作在該輸出時鐘下。
8.如權利要求7所述的視頻處理系統(tǒng)，其中該輸入時鐘的該第一頻率、該輸出時鐘的該第二頻率、該第一除數(shù)以及該第二除數(shù)符合下式fstream—clock/flane_clock Μ/Ν ；其中，fstoam—?！碓撦敵鰰r鐘的該第二頻率，fhfk代表該輸入時鐘的該第一頻率，M是代表該第二除數(shù)，以及N是代表該第一除數(shù)。
9.如權利要求7所述的視頻處理系統(tǒng)，其中該緩沖器狀態(tài)信息用來指示該輸出時鐘的該第二頻率是否比一正常輸出時鐘的一正常頻率較慢或者較快。
10.如權利要求7所述的視頻處理系統(tǒng)，其中該輸出時鐘作為該數(shù)據(jù)緩沖器的一讀取時鐘；以及該輸入時鐘作為該數(shù)據(jù)緩沖器的一寫入時鐘。
11.如權利要求7所述的視頻處理系統(tǒng)，其中該數(shù)據(jù)緩沖器包含有一先進先出串列(FIFO)，用來紀錄該輸入視頻數(shù)據(jù)以輸出該輸出視頻數(shù)據(jù)； 一寫入指針(write pointer)，用來指示該輸入視頻數(shù)據(jù)在該先進先出串列中所紀錄的一寫入地址；一讀取指針，用來指示該輸出視頻數(shù)據(jù)在該先進先出串列中所輸出的一讀取地址；以及一數(shù)據(jù)緩沖器控制單元，耦接于該先進先出串列，用來根據(jù)該寫入指針以及該讀取指針來設定該緩沖器狀態(tài)信息。
12.如權利要求11所述的視頻處理系統(tǒng)，其中當該讀取指針接近該寫入指針時，該數(shù)據(jù)緩沖器控制單元會觸發(fā)一幾近空白信號(almost emptysignal)以作為該緩沖器狀態(tài)信息，并調整該第一除數(shù)與該第二除數(shù)兩者中的至少其一，來減少該第二除數(shù)與該第一除數(shù)之間的一比例；以及當該寫入指針接近該讀取指針時，該數(shù)據(jù)緩沖器控制單元會觸發(fā)一幾近滿載信號(almost full signal)以作為該緩沖器狀態(tài)信息，并調整該第一除數(shù)與該第二除數(shù)兩者中的至少其一，來增加該第二除數(shù)與該第一除數(shù)之間的該比例。
13.—種控制時鐘恢復的方法，包含有以下步驟；接收一輸入時鐘，并利用一第一除數(shù)來對該輸入時鐘的一第一頻率進行分頻，以產(chǎn)生一參考信號；利用一第二除數(shù)來對該輸出時鐘的一第二頻率進行分頻，以產(chǎn)生一反饋信號； 根據(jù)一數(shù)據(jù)緩沖器的一緩沖器狀態(tài)信息來調整該第一除數(shù)與該第二除數(shù)兩者中的至少其一；以及根據(jù)該參考信號以及該反饋信號來重建并提供該輸出時鐘。
14.如權利要求13所述的方法，其中該輸入時鐘的該第一頻率、該輸出時鐘的該第二頻率、該第一除數(shù)以及該第二除數(shù)符合下式fstream—clock/flane_clock Μ/Ν ；其中，fstoam—?！碓撦敵鰰r鐘的該第二頻率，fhfk代表該輸入時鐘的該第一頻率，M代表該第二除數(shù)，以及N代表該第一除數(shù)。
15.如權利要求13所述的方法，其中該緩沖器狀態(tài)信息用來指示該輸出時鐘的該第二頻率是否比一正常輸出時鐘的一正常頻率較慢或者較快。
16.如權利要求13所述的方法，其另包含接收一輸入視頻數(shù)據(jù)以輸出一輸出視頻數(shù)據(jù)，其中該輸入視頻數(shù)據(jù)根據(jù)該輸入時鐘來寫入至該數(shù)據(jù)緩沖器之中，以及該輸出視頻數(shù)據(jù)根據(jù)該輸出時鐘來從該數(shù)據(jù)緩沖器中讀出。
17.如權利要求13所述的方法，其中該數(shù)據(jù)緩沖器包含有一先進先出串列以用來紀錄該輸入視頻數(shù)據(jù)以輸出該輸出視頻數(shù)據(jù)、一寫入指針以用來指示該輸入視頻數(shù)據(jù)在該先進先出串列中所紀錄的一寫入地址，以及一讀取指針以用來指示該輸出視頻數(shù)據(jù)在該先進先出串列中所輸出的一讀取地址；以及該方法另包含根據(jù)該寫入指針以及該讀取指針來設定該緩沖器狀態(tài)信息。
18.如權利要求17所述的方法，其中根據(jù)該寫入指針以及該讀取指針來設定該緩沖器狀態(tài)信息的步驟包含有當該讀取指針接近該寫入指針時，觸發(fā)一幾近空白信號以作為該緩沖器狀態(tài)信息，并調整該第一除數(shù)與該第二除數(shù)兩者中的至少其一，來減少該第二除數(shù)與該第一除數(shù)之間的一比例；以及當該寫入指針接近該讀取指針時，觸發(fā)一幾近滿載信號以作為該緩沖器狀態(tài)信息，并調整該第一除數(shù)與該第二除數(shù)兩者中的至少其一，來增加該第二除數(shù)與該第一除數(shù)之間的該比例。
全文摘要
時鐘恢復裝置包含鎖相回路及調整電路。鎖相回路包含第一分頻器、第二分頻器及時鐘恢復單元。第一分頻器利用第一除數(shù)來對輸入時鐘的第一頻率進行分頻，以產(chǎn)生參考信號；第二分頻器利用第二除數(shù)來對輸出時鐘的第二頻率進行分頻，以產(chǎn)生反饋信號。時鐘恢復單元耦接于第一、第二分頻器，其根據(jù)參考信號及反饋信號來重建并提供輸出時鐘。調整電路耦接于鎖相回路，根據(jù)數(shù)據(jù)緩沖器的緩沖器狀態(tài)信息來調整第一除數(shù)與第二除數(shù)中的至少其一。
文檔編號H04N5/14GK102201810SQ201010150619
公開日2011年9月28日 申請日期2010年3月23日 優(yōu)先權日2010年3月23日
發(fā)明者許慕賢 申請人:奇景光電股份有限公司