一種異步接收串行數(shù)據(jù)的方法及裝置的制造方法
【專利摘要】本發(fā)明提供的方法及裝置，以異步方式接收串行數(shù)據(jù)，降低了對發(fā)送時鐘和接收時鐘頻率差和穩(wěn)定性的要求，可以普適的不加區(qū)分的接收任意物理層協(xié)議的串行數(shù)據(jù)，包括同步串行數(shù)據(jù)和異步串行數(shù)據(jù)，只需要將接收到的串行數(shù)據(jù)信號限幅放大及延遲即可，沒有復雜的模擬電路，電路結(jié)構(gòu)簡單可靠且易于實現(xiàn)，觸發(fā)器電路的最高時鐘頻率就是最高數(shù)據(jù)傳輸速率，低成本、高性能、普適性，使其可以廣泛的被用來高速傳輸數(shù)據(jù)。
【專利說明】
一種異步接收串行數(shù)據(jù)的方法及裝置
技術(shù)領(lǐng)域
[0001] 本發(fā)明一般涉及串行數(shù)據(jù)（0000)的異步接收（0001)方法及裝置，諸如異步串行 數(shù)據(jù)（0002)的接收方法及裝置、同步串行數(shù)據(jù)（0003)的接收方法及裝置等，包括計算機系 統(tǒng)的存儲器接口、外部總線接口、外部設(shè)備接口、有線網(wǎng)絡(luò)接口、光纖網(wǎng)絡(luò)接口等串行數(shù)據(jù) 的接收方法及裝置。具體地說，本發(fā)明涉及一種異步接收（0001)高速串行數(shù)據(jù)（〇〇〇〇)的 方法及裝置，基于該方法及裝置，可以實現(xiàn)低成本、高性能、單通道或多通道、單端驅(qū)動或差 分驅(qū)動等的同步串行數(shù)據(jù)或異步串行數(shù)據(jù)的通信接口裝置，普適的滿足高速數(shù)據(jù)傳送的需 求。
【背景技術(shù)】
[0002] 串行數(shù)據(jù)通信是降低數(shù)據(jù)傳輸成本的基本手段之一，早期的串行數(shù)據(jù)通信以低 速的異步通信（0004)為主，傳送時鐘和接收時鐘的頻率差的影響較小，為提高數(shù)據(jù)傳輸 速率，同時傳送時鐘和數(shù)據(jù)的同步通信（0005)被采用，提高了數(shù)據(jù)傳輸速率但增加了成 本，也難于滿足更高速率的數(shù)據(jù)傳輸需求，時鐘數(shù)據(jù)恢復（Clock Data Recovery)技術(shù)使 同步通信（0005)不再需要同步傳輸時鐘，該方法在數(shù)據(jù)傳送端將時鐘嵌入到同步串行數(shù) 據(jù)（0003)中，在接收端將時鐘從同步串行數(shù)據(jù)（0003)中恢復出來并用其解調(diào)出串行數(shù) 據(jù)（0000)，使數(shù)據(jù)傳輸速率更高，也可以傳輸?shù)母h，但需要持續(xù)傳送數(shù)據(jù)保持時鐘數(shù)據(jù)恢 復電路處于工作狀態(tài)，采用二倍數(shù)據(jù)傳輸速率采樣的多比特模數(shù)轉(zhuǎn)換器也是接收串行數(shù)據(jù) (〇〇〇〇)的方法之一。
[0003] 本發(fā)明提供一種異步接收（0001)高速串行數(shù)據(jù)（0000)的方法及裝置，既可以接 收異步串行數(shù)據(jù)（0002)，也可以接收同步串行數(shù)據(jù)（0003)。
【附圖說明】
[0004] 以下首先對本發(fā)明說明書的附圖進行簡單的介紹，然后再結(jié)合這些附圖對本發(fā)明 的各個實施范例進行介紹，說明本發(fā)明的原理和特征。
[0005] 圖1為串行數(shù)據(jù)（0000)傳送和接收的時序示意圖和按照本發(fā)明的方法實現(xiàn)的優(yōu) 選實例接收時鐘（0310)和接收數(shù)據(jù)（0314)的多級延時產(chǎn)生中間時鐘（0340)和中間數(shù)據(jù) (0344)的方法及裝置示意圖。
[0006] 圖2為按照本發(fā)明的方法實現(xiàn)的優(yōu)選實例基于下降展寬（0440)、上升展寬 (0442)、中間數(shù)據(jù)（0344)產(chǎn)生下降延遲（0450)、上升延遲（0452)、數(shù)據(jù)延遲（0454)的方法 及裝置示意圖。
[0007] 圖3為按照本發(fā)明的方法實現(xiàn)的優(yōu)選實例用采樣移位寄存器（0500)正相和負相 中間時鐘（0340)采樣下降延遲（0450)、上升延遲（0452)、數(shù)據(jù)延遲（0454)的方法及裝置 示意圖。
[0008] 圖4為按照本發(fā)明的方法實現(xiàn)的優(yōu)選實例基于接收數(shù)據(jù)（0314)產(chǎn)生下降展寬 (0440)、上升展寬（0442)、匹配數(shù)據(jù)（0444)的方法及裝置示意圖。
[0009] 圖5為按照本發(fā)明的方法實現(xiàn)的優(yōu)選實例正相和負相中間時鐘（0340)采樣信號 翻轉(zhuǎn)（0120)輸出的翻轉(zhuǎn)時序（0602)判別的方法及裝置示意圖。
[0010] 圖6為按照本發(fā)明的方法實現(xiàn)的優(yōu)選實例正相和負相中間時鐘（0340)采樣信號 翻轉(zhuǎn)（0120)輸出的翻轉(zhuǎn)時序（0602)判別的信號時序示意圖。
[0011] 圖7為按照本發(fā)明的方法實現(xiàn)的優(yōu)選實例中間時鐘（0340)正順序采樣（0530)的 時間窗口（0700)確定方法及信號時序示意圖。
[0012] 圖8為按照本發(fā)明的方法實現(xiàn)的優(yōu)選實例中間時鐘（0340)逆順序采樣（0532)的 時間窗口（0700)確定方法及信號時序示意圖。
[0013] 圖9為按照本發(fā)明的方法實現(xiàn)的優(yōu)選實例一種通用的計算機中央處理器的示意 圖。
[0014] 圖10為按照本發(fā)明的方法實現(xiàn)的優(yōu)選實例一種現(xiàn)場可編程門陣列芯片的示意 圖。
[0015] 圖11為按照本發(fā)明的方法實現(xiàn)的優(yōu)選實例一種串行數(shù)據(jù)接口存儲器芯片的示意 圖。
[0016] 圖12為按照本發(fā)明的方法實現(xiàn)的優(yōu)選實例一種DRAM/SDRAM或SRAM或FLASH等 存儲器及模塊控制器的示意圖。
[0017] 圖13為按照本發(fā)明的方法實現(xiàn)的優(yōu)選實例基于USRT或USRT物理層的計算機外 部設(shè)備的接口控制器的示意圖。
[0018] 圖14為按照本發(fā)明的方法實現(xiàn)的優(yōu)選實例采用USRT或UART物理層的數(shù)據(jù)傳送 中繼裝置的示意圖。
[0019] 圖15為按照本發(fā)明的方法實現(xiàn)的優(yōu)選實例基于USRT或UART物理層協(xié)議的系統(tǒng) 域網(wǎng)絡(luò)交換機的示意圖。
[0020] 圖16為按照本發(fā)明的方法實現(xiàn)的優(yōu)選實例基于USRT或UART物理層協(xié)議的計算 機網(wǎng)絡(luò)交換機和/或路由器的示意圖。
[0021 ] 圖17為按照本發(fā)明的方法實現(xiàn)的優(yōu)選實例基于USRT或UART物理層協(xié)議的通信 網(wǎng)絡(luò)交換機和/或路由器的示意圖。
[0022] 參考文獻
[0023] [1].《一種普適的串行數(shù)據(jù)的接收方法及裝置》，中國發(fā)明專利申請，申請?zhí)?br>[0024] 201410313411.6,申請日期 2014年7 月 3 日。
【具體實施方式】
[0025] 一、描述約定
[0026] 在本發(fā)明方法的說明中，有以下約定：
[0027] 1、用L和H分別表示數(shù)字信號的低電平和高電平；
[0028] 2、用x :y表示從x至y的全部整數(shù)值；
[0029] 3、用Name (P/N)表示一個名稱為Name的數(shù)字信號，用Name (N/P)表示Name (P/N) 的反相信號，也用NameP和NameN分別表不正相和負相信號，有時僅用Name表不該信號，信 號既可以是單端信號（〇1〇〇)，也可以是雙端差分信號（0110)，在說明中不加區(qū)分；
[0030] 4、信號翻轉(zhuǎn)（0120, transition)是指一個數(shù)字信號從低電平L到高電平H或從高 電平H到低電平L的快速變化，從高電平H到低電平L的信號翻轉(zhuǎn)是下降翻轉(zhuǎn)（0130, fall transition)，從低電平L到高電平H的信號翻轉(zhuǎn)是上升翻轉(zhuǎn)（0140, rise transition);
[0031] 5、信號寬度（0150)是指一個數(shù)字信號處于低電平L或處于高電平H的持續(xù)時間；
[0032] 6、信號周期（0160)是指一個數(shù)字信號的相鄰兩次上升翻轉(zhuǎn)（0130)或相鄰兩次下 降翻轉(zhuǎn)（0140)之間的時間間隔；
[0033] 7、在每個段落的起始用黑體字（標號）表示一個特定含義的名稱，隨后在同一段 落中只用黑體字表示該特定含義的名稱。
[0034] 二、異步傳送
[0035] 參考文獻[1]《【具體實施方式】》之二"異步串行數(shù)據(jù)的傳送方法及裝置"中描述了 一種異步串行數(shù)據(jù)（0002)的傳送方法，在這里復述并略作修改如下：
[0036] -個傳輸通道（0200)以傳輸幀（0210)為單位傳送數(shù)據(jù)，傳輸幀由1個起始比特 (0220)開始，隨后是數(shù)量可變的B個內(nèi)容比特（0222)，由1個停止比特（0224結(jié)束，相鄰的 傳輸幀之間可以插入可以是零的任意數(shù)量的空閑比特（0226)，起始比特和停止比特的有效 信號電平相異，空閑比特和停止比特的有效信號電平相同，如起始比特是高電平有效，則停 止比特和空閑比特是低電平有效，如起始比特是低電平有效，則停止比特和空閑比特是高 電平有效，傳輸通道的信號可以是單端信號（0100)或差分信號（0110)。
[0037] 傳輸幀（2010)中B個內(nèi)容比特（0222)的內(nèi)涵任意，可以是標記比特（0230)、數(shù) 據(jù)比特（0232)、命令比特（0234)、校驗比特（0236)、對齊比特（0238)、交換比特（0240)等 等多種，例如：定義1個比特的標記比特，則傳輸幀（0210)被分為沒有命令比特的數(shù)據(jù)幀 (0212)和沒有數(shù)據(jù)比特的命令幀（0214)，其它種類內(nèi)容比特的比特數(shù)可以為0或1或多 個，內(nèi)容比特可以是原始的數(shù)據(jù)或命令，也可以是對原始的數(shù)據(jù)或命令進行加擾、加密、編 碼等等處理的結(jié)果，校驗比特使數(shù)據(jù)接收端可以實時發(fā)現(xiàn)傳輸錯誤，對齊比特是周期性循 環(huán)加一變化的對齊序號（0250)，被數(shù)據(jù)接收端用來將對齊組裝組合幀（0216)，交換比特是 特定范圍內(nèi)的目標地址（0252)，使交換機可以簡捷的實現(xiàn)交換傳輸（0260)，目標地址可以 被細分為多個分級地址（0262)，適用于多級交換（0264)傳輸。
[0038] 多個傳輸通道（0200)可以組成一個組合通道（0202)，組合通道的多個傳輸通 道同時傳送的傳輸幀（0210)到達接收端的時間有延遲差異（0254)，因此需要對齊措施 (0256)保證組合通道的全部傳輸幀可以正確的組合成一個組合幀（0216)，本發(fā)明的幾種 可供選擇的優(yōu)選對齊措施如下：
[0039] 1、在數(shù)據(jù)傳送端為組合通道（0202)的每個傳輸通道（0200)設(shè)置一個傳送延遲 (0256)，以傳送時鐘的周期或半周期為時間單位控制及調(diào)整組合通道內(nèi)每個傳輸通道的傳 送延遲，使延遲差異（0254)盡可能小，數(shù)據(jù)接收端需測量延遲差異并告知數(shù)據(jù)傳送方，數(shù) 據(jù)接收端還需采取措施確保延遲差異不影響組合包的正確組合。
[0040] 2、以確定或不確定的時間間隔，數(shù)據(jù)傳送端傳送一個包含對齊比特（0238)的對 齊命令幀（0214)，數(shù)據(jù)接收端接收到對齊命令幀后根據(jù)對齊比特重新對齊數(shù)據(jù)緩沖區(qū)中的 傳輸幀（2010)。
[0041] 項1的方法適用于組合通道（0202)的傳輸通道（0200)集中在單個芯片上的情 況，項2的方法適用于組合通道的傳輸通道分布在多個芯片上的情況。
[0042] 在連續(xù)傳送數(shù)據(jù)時每隔一段時間，在傳輸幀（0210)之間插入一定數(shù)量的空閑比 特（0226)，執(zhí)行中繼傳送的設(shè)備，如中繼器（0270, repeater)、交換機（0272，switch)等， 可以通過增加或減少空閑比特的數(shù)量，以適應(yīng)數(shù)據(jù)來源（0280)的傳送時鐘和數(shù)據(jù)目標 (0282)接收時鐘的頻率差別，使時鐘頻率較低的接收設(shè)備的數(shù)據(jù)緩沖區(qū)免于溢出。
[0043] 三、信號延遲
[0044] 圖1的上部是串行數(shù)據(jù)（0000)信號的時序示意圖，為簡捷說明，圖中的串行數(shù)據(jù) 每個傳送周期（0302)Ttx翻轉(zhuǎn)一次，即低電平L和高電平H被交替?zhèn)魉?，傳送?shù)據(jù)（0304) TD(P/N)相對于傳送時鐘（0300)TK(P/N)的延遲沒有標示，接收數(shù)據(jù)（0314)RD(P/N)相對 于TK(P/N)的延遲也沒有標示。由于傳輸和接收過程中的畸變（Distortion)，接收數(shù)據(jù)的 兩次翻轉(zhuǎn)之間的時間不再是Ttx的整數(shù)倍，以Ttx作為參考，有最大畸變時間（0320) td， Ttx_td*2即測量儀器檢測信號顯示的眼圖（Eye Diagram Pattern)的張開時間。接收時鐘 (0310)是 RK(P/N)，采樣觸發(fā)器（0330,Flip-Flop)的建立時間（0332, set time)是 ts、保 持時間（0334, hold time)是th，則接收數(shù)據(jù)被正確接收的條件是接收時鐘（0310)的接收 周期（0312)Trx與Ttx相同且總是在位于圖1中的sample窗口區(qū)間內(nèi)采樣。
[0045] 圖1的中部是在接收端用采樣觸發(fā)器（0330)采樣串行數(shù)據(jù)（0000)的時序示意 圖，為簡捷說明，圖中的接收數(shù)據(jù)（〇314)SI(P/N)每2個傳送周期（0302)翻轉(zhuǎn)一次，即交替 傳送2個低電平L和2個高電平H，圖中只給出了不穩(wěn)定采樣的情況，即接收數(shù)據(jù)SI (P/N) 的翻轉(zhuǎn)處于相對于接收時鐘（0310) CK(P/N)采樣翻轉(zhuǎn)超前建立時間（0332) ts和滯后保持 時間（0334) th的區(qū)間內(nèi)。接收時鐘CK(P/N)的接收周期（0112)是Trx與Ttx近似相等， 由于不穩(wěn)定采樣，采樣觸發(fā)器（0330)的輸出RUD(P/N)不是正確采樣的結(jié)果，約持續(xù)2個傳 送周期（0302)Ttx的持續(xù)電平被不穩(wěn)定的采樣成1個或2個或3個接收周期Trx的持續(xù)電 平，這意味著約1個傳送周期Ttx的持續(xù)電平可能沒有采樣輸出，RDD(P/N)是同時用CK(N/ P)采樣的采樣觸發(fā)器輸出，由于CK(N/P)的采樣翻轉(zhuǎn)在SI(P/N)的穩(wěn)定區(qū)域內(nèi)，RDD(P/N) 是對SI (P/N)的正確采樣結(jié)果。
[0046] 圖1的下部是本發(fā)明的方法及裝置中基于接收時鐘（0310)CK(P/N)和接收數(shù)據(jù) (0314)SI(P/N)分別產(chǎn)生中間時鐘（0340)DK〈0 :N-1>和中間數(shù)據(jù)（0344)DI〈0 :N-1>的示意 圖，延時級數(shù)（0342) N是產(chǎn)生中間時鐘和中間數(shù)據(jù)的延時部件的級數(shù)。
[0047] 接收時鐘（0310)CK(P/N)經(jīng)N級延遲部件dK〈0 :N-1>，得到N相中間時鐘（0340) DK(P/N)〈0 :N-l>，dK〈N>使dK〈N-l>的負載與前級延遲部件的負載相同，dK〈0 :N-1>也表示 對應(yīng)延遲部件的延遲時間，以dKa表示dK〈0 :N-1>的時鐘平均延遲（0346)值，dK〈0 :N-1> 均近似等于dKa，以中間時鐘時差（0347)sKa表示DK〈N>和CK的時差，則sKa￥ (N+l)*dKa， 用模數(shù)轉(zhuǎn)換器測量sKa可以得到dKa的近似值。
[0048] 接收數(shù)據(jù)（0314) SI (P/N)經(jīng)N級延遲部件dM〈0 :N-1>，得到N相中間數(shù)據(jù)（0344) DI (P/N)〈0 :N-l>，dM〈N>使dM〈N-l>的負載與前級延遲部件的負載相同，dM〈0 :N-1>也表示 對應(yīng)延遲部件的延遲時間，以dMa表示dM〈0 :N-1>的數(shù)據(jù)平均延遲（0348)值，dM〈0 :N-1> 均近似等于dMa，以中間數(shù)據(jù)時差（0349)sMa表示DI〈N>和SI的時差，則sMa￥ (N+l)*dMa， 用模數(shù)轉(zhuǎn)換器測量sMa可以得到dMa的近似值。
[0049] (?〈0 4-1>和(1]\1〈0 4-1>的延遲值均大于或等于0，時鐘平均延遲（0346)(11^和數(shù) 據(jù)平均延遲（0348) dMa均可以為0但不能同時為0,延遲值可以是固定值或可變值。
[0050] dK〈0 :N>和dM〈0 :N>的延遲可以由布線延遲、延遲線延遲、級聯(lián)電路延遲等優(yōu)選方 法產(chǎn)生，延遲dK〈0 :N>還可以由延時鎖定環(huán)（Delay Lock Loop)、級聯(lián)鎖存器（Lateh)、級聯(lián) 觸發(fā)器（Flip Flop)等優(yōu)選方法產(chǎn)生。一般情況下本地時鐘的頻率與接收時鐘（0310)的 頻率相同，如用級聯(lián)鎖存器（Latch)或級聯(lián)觸發(fā)器（Flip Flop)產(chǎn)生接收時鐘的延時，則本 地時鐘的頻率須數(shù)倍于接收時鐘的頻率。
[0051] 四、脈沖展寬
[0052] 由于接收時鐘（0310)與接收數(shù)據(jù)（0314)的相位差隨機變化，當接收數(shù)據(jù)在低電 平L或高電平H持續(xù)的時間只有一個發(fā)射周期（0302)時，不能保證采樣觸發(fā)器（0330)可 以采集到接收數(shù)據(jù)的翻轉(zhuǎn)，圖4和圖2給出了本發(fā)明的一個優(yōu)選實例方法及裝置，基于接收 數(shù)據(jù)產(chǎn)生至少約兩個傳送周期（0302)寬度的展寬脈沖（0490)，確?？梢圆杉矫總€接收 數(shù)據(jù)的翻轉(zhuǎn)。
[0053] 在圖4中，采樣鎖存器（0400, latch)0410/0 :1構(gòu)成一個環(huán)形二分頻器，將接收數(shù) 據(jù)（0314)SI(P/N)二分頻展寬為展寬脈沖（0490)，采樣鎖存器0410/0的輸出是下降展寬 (0440) SD(P/N)，其翻轉(zhuǎn)對應(yīng)SI(P/N)的下降翻轉(zhuǎn)（0130)，采樣鎖存器0310/1的輸出是上 升展寬（〇442)SU(P/N)，其翻轉(zhuǎn)對應(yīng)SI(P/N)的上升翻轉(zhuǎn)（0140)，SD(P/N)和SU(P/N)翻 轉(zhuǎn)相對于SI(P/N)翻轉(zhuǎn)的延遲時間是采樣鎖存器的使能延時（0402)tpd時間，采樣匹配器 (0420, match) 0430的輸出是匹配數(shù)據(jù)（0444) SM(P/N)，其翻轉(zhuǎn)與SI(P/N)的翻轉(zhuǎn)相同但延 遲采樣鎖存器的使能延時（0402) tpd時間，其作用是在數(shù)據(jù)平均延遲（0348) dMa為0時進 行延遲匹配，使SM(P/N)可以供后續(xù)的部件采樣接收數(shù)據(jù)。
[0054] 圖2中，展寬脈沖（0490)經(jīng)由采樣鎖存器（0400)0460/0 :N和0470/0 :N成為展 寬延遲（0492)，采樣鎖存器（0400)0460/0 :N的輸出是下降延遲（0450)DD(P/N)〈0 :N>，其 翻轉(zhuǎn)分別對應(yīng)DI(P/N)〈0 :N>的下降翻轉(zhuǎn)（0130)但延遲使能延時（0302)tpd時間，采樣 鎖存器（0400)0470/0 :N的輸出是上升延遲（0452)DU(P/N)〈0 :N>，其翻轉(zhuǎn)分別對應(yīng)DI(P/ N)〈0 :N>的上升翻轉(zhuǎn)（0140)但延遲使能延時（0302) tpd時間，采樣匹配器（0420)0480/0 : N-1的輸出是數(shù)據(jù)延遲（0454)DM(P/N)〈0 :N-1>，其翻轉(zhuǎn)與DI(P/N)〈0 :N-1>的翻轉(zhuǎn)相同但 延遲使能延時（0302) tpd時間，其作用是在數(shù)據(jù)平均延遲（0348) dMa不為0時進行延遲匹 配，DM(P/N)〈0 :N-1>供后續(xù)的部件采樣接收數(shù)據(jù)（0314)。
[0055] 五、信號米樣
[0056] 圖3是用采樣觸發(fā)器（0330)構(gòu)成的采樣移位寄存器（0500)，分別采樣下降延遲 (0450)DD(P/N)、上升延遲（0452)DU(P/N)、數(shù)據(jù)延遲（0454)DM(P/N)的方法及裝置示意圖， 采樣觸發(fā)器0510/0 :M-1構(gòu)成的采樣移位寄存器，用中間時鐘（0340)的下降翻轉(zhuǎn)（0130) 采樣，采樣觸發(fā)器0520/0 :M-1構(gòu)成的采樣移位寄存器，用中間時鐘（0340)的上升翻轉(zhuǎn) (0140)采樣，M是采樣級數(shù)（0502)，即采樣移位寄存器的級數(shù)，采樣移位寄存器是串入并出 移位寄存器。
[0057] 圖3中信號標識名中的小寫字符x是D或U或M，分別表示被采樣的信號是下降延 遲（0450)DD(P/N)〈n>、上升延遲（0452)DU(P/N)〈n>、數(shù)據(jù)延遲（0454)DM(P/N)〈n> 等。
[0058] 圖3中信號標識名中的<n>表示被采樣信號的序號，其變化范圍及次序是0至 N-1，當數(shù)據(jù)平均延遲（0348)dMa為0時，下降延遲（0450)DD(P/N)〈0:N-1>均為下降展寬 (0440)SD(P/N)、上升延遲（0452)DU(P/N)〈0 :N-1> 均為上升展寬（0442)SU(P/N)、數(shù)據(jù)延遲 (0454)011(?/沁〈0 4-1>均為匹配數(shù)據(jù)（0444)311(?/沁等，這里的~為延時級數(shù)（0342)。
[0059] 圖3中信號標識名中的<k>表示中間時鐘（0340)的序號，其變化范圍是0至N-l， 其變化次序可以是0至N-1或N-1至0,當時鐘平均延遲（0346) dKa為0時，中間時鐘DK (P/ N)〈0 :N-1>均為CK(P/N)，這里的N為延時級數(shù)（0342)。如k的變化次序是0至N-1，則是正 順序（Foreward Sequence)采樣（0530)，如k的變化次序是N-1至0,則是逆順序（Backward Sequence)采樣（0532)，正順序采樣是指中間時鐘序號和被采樣信號序號的變化次序相 同，逆順序采樣是指中間時鐘序號和被采樣信號序號的變化次序相反。
[0060] 采樣移位寄存器（0500) 0510/0 :M-1和0520/0 :M-1的輸出分別是負沿輸出 (0530) dQx〈0 :N-1，0 :M-1> 和正沿輸出（0532) uQx〈0 :N-1，0 N 是延時級數(shù)（0342)，M 是采樣級數(shù)（0502)，小寫字符x是D或U或M，分別表示對下降延遲（0450)DD(P/N)〈0 :N-1> 的采樣輸出負沿下降（〇540)dQD〈0 :N-1，0 :M-1>和正沿下降（0542)uQD〈0 :N-1，0 對 上升延遲（0452)DU(P/N)〈0 :N-1>的采樣輸出負沿上升（0550)dQU〈0 :N-1，0 :M-1>和正沿 上升（0552)uQU〈0 :N-1，0 :M-1>、對數(shù)據(jù)延遲（0454)DM(P/N)〈0 :N-1>的采樣輸出負沿數(shù)據(jù) (0560) dQM〈0 :N-1，0 :M-1> 和正沿數(shù)據(jù)（0562) uQM〈0 :N-1，0
[0061] 在以下的說明中，統(tǒng)稱負沿下降（0540)、正沿下降（0542)、負沿上升（0550)、正 沿上升（0552)為展寬輸出（0570)，統(tǒng)稱負沿下降（0540)和負沿上升（0550)為負沿展 寬（0572)、統(tǒng)稱正沿下降（0542)和正沿上升（0552)為正沿展寬（0574)，統(tǒng)稱負沿數(shù)據(jù) (0560)和正沿數(shù)據(jù)（0562)為數(shù)據(jù)輸出（0580)。
[0062] 六、時間排序
[0063] 用中間時鐘（0340)的下降翻轉(zhuǎn)（0130)和上升翻轉(zhuǎn)（0140)分別異步采樣一個信 號翻轉(zhuǎn)（0120)，負沿輸出（0530)和正沿輸出（0532)的翻轉(zhuǎn)時間（0600)相差半個中間時 鐘的周期但翻轉(zhuǎn)時序（0602)隨機變化，圖5是本發(fā)明的確定每次翻轉(zhuǎn)時序的優(yōu)選方法及裝 置示意圖，負沿輸出（0530)和正沿輸出（0532)用采樣觸發(fā)器（0330)0610:0613是相互采 樣，0610是正沿輸出uQx〈n，t>的下降沿采樣負沿輸出dQx〈n，t>的裝置，其輸出是dFx〈n， t>，0611是正沿輸出uQx〈n，t>的上升沿采樣負沿輸出dQx〈n，t>的裝置，其輸出是dRx〈n， t>，0612是負沿輸出dQx〈n，t>的下降沿采樣正沿輸出uQx〈n，t>的裝置，其輸出是uFx〈n， t>，0613是負沿輸出dQx〈n，t>的上升沿采樣正沿輸出uQx〈n，t>的裝置，其輸出是uRx〈n， t>〇
[0064] 表1、信號翻轉(zhuǎn)的米樣時序狀態(tài)
[0065]
[0066] 圖6是圖5中方法及裝置的信號時序示意圖，在圖6中，淺灰色區(qū)域是判定Mx〈n> 下降翻轉(zhuǎn)（0130)時判定正相和負相中間時鐘（0340)采樣輸出翻轉(zhuǎn)時序（0602)的時間區(qū) 域，深灰色區(qū)域是判定Mx〈n>上升翻轉(zhuǎn)（0140)時判定正相和負相中間時鐘（0340)采樣輸 出翻轉(zhuǎn)時序（0602)的時間區(qū)域，表1是判別狀態(tài)列表，其中的L表示低電平、H表示高電平、 x表示任意電平。
[0067] 七、時間窗口
[0068] 在已知正相和負相中間時鐘（0340)采樣輸出翻轉(zhuǎn)時序（0602)的情況下，可以將 被采樣的信號翻轉(zhuǎn)（0120)時間確定在中間時鐘（0340)半個周期的時間窗口（0700)范圍 內(nèi)，用多相延遲中間時鐘（0340)正相和負相采樣多相延遲的下降延遲（0450)和上升延遲 (0452)，可以進一步的確定下降延遲（0450)和上升延遲（0452)的信號翻轉(zhuǎn)（0120)在更小 的時間窗口范圍內(nèi)，采樣觸發(fā)器（0330)的建立時間（0332)和保持時間（0334)限制了時間 窗口的最小值。
[0069] 圖7和圖8是本發(fā)明的確定時間窗口（0700)的方法及信號時序示意圖，其中t為 1，小寫的x是D或U，小寫e是d或u，假設(shè)中間時鐘（0340)DK〈n>采樣下降延遲（0450) MD〈n-3 :n+3> 或上升延遲（0452)MU〈n-3 :n+3> 的輸出翻轉(zhuǎn)時序（0602)均是 dQx〈n，t>/ uQx〈n，t>或uQx〈n，t>/dQx〈n，t>，不考慮器件延遲帶來的影響，只考慮信號翻轉(zhuǎn)和采樣的 實際結(jié)果，圖中的XXX區(qū)域是被采樣信號Mx〈n-3 :n+3>可能的翻轉(zhuǎn)區(qū)域（0710)。
[0070] 圖7是中間時鐘（0340)正順序采樣（0530)的時間窗口（0700)確定方法及信號 時序不意圖，下面是對圖7時序的說明：
[0071] 1、時鐘平均延遲（0346) dKa 為 Trx/3 ;
[0072] 2、數(shù)據(jù)平均延遲（0348) dMa 為 Trx/6 ;
[0073] 3、Mx〈n>可能的翻轉(zhuǎn)區(qū)域（0710)是某個DK〈n>為高電平H或低電平L的Trx/2時 間區(qū)間，翻轉(zhuǎn)時序（0602)推論的翻轉(zhuǎn)區(qū)域與Mx〈n>可能的翻轉(zhuǎn)區(qū)域重疊；
[0074] 4、Mx〈n-1>可能的翻轉(zhuǎn)區(qū)域（0710)是某個DK〈n-l>為高電平H或低電平L的 Trx/2時間區(qū)間，翻轉(zhuǎn)時序（0602)推論的翻轉(zhuǎn)區(qū)域超前約dKa*l，Mx〈n-1>可能的翻轉(zhuǎn) 區(qū)域超前約dMa*l，翻轉(zhuǎn)時序（0602)推論的翻轉(zhuǎn)區(qū)域與Mx〈n-1>可能的翻轉(zhuǎn)區(qū)域重疊約 Trx*2/3 ；
[0075] 5、Mx〈n-2>可能的翻轉(zhuǎn)區(qū)域（0710)是某個DK〈n-2>為高電平H或低電平L的 Trx/2時間區(qū)間，翻轉(zhuǎn)時序（0602)推論的翻轉(zhuǎn)區(qū)域超前約dKa*2，Mx〈n-2>可能的翻轉(zhuǎn) 區(qū)域超前約dMa*2,翻轉(zhuǎn)時序（0602)推論的翻轉(zhuǎn)區(qū)域與Mx〈n-2>可能的翻轉(zhuǎn)區(qū)域重疊約 Trx*l/3 ;
[0076] 6、Mx〈n-3>可能的翻轉(zhuǎn)區(qū)域（0710)是某個DK〈n-3>為高電平H或低電平L的 Trx/2時間區(qū)間，翻轉(zhuǎn)時序（0602)推論的翻轉(zhuǎn)區(qū)域超前約dKa*3，Mx〈n-3>可能的翻轉(zhuǎn) 區(qū)域超前約dMa*3,翻轉(zhuǎn)時序（0602)推論的翻轉(zhuǎn)區(qū)域與Mx〈n-3>可能的翻轉(zhuǎn)區(qū)域重疊約 Trx*0/3 ；
[0077] 7、Mx〈n+1>可能的翻轉(zhuǎn)區(qū)域（0710)是某個DK〈n+l>為高電平H或低電平L的 Trx/2時間區(qū)間，翻轉(zhuǎn)時序（0602)推論的翻轉(zhuǎn)區(qū)域滯后約dKa*l，Mx〈n+1>可能的翻轉(zhuǎn) 區(qū)域滯后約dMa*l，翻轉(zhuǎn)時序（0602)推論的翻轉(zhuǎn)區(qū)域與Mx〈n+1>可能的翻轉(zhuǎn)區(qū)域重疊約 Trx*2/3 ；
[0078] 8、Mx〈n+2>可能的翻轉(zhuǎn)區(qū)域（0710)是某個DK〈n+2>為高電平H或低電平L的 Trx/2時間區(qū)間，翻轉(zhuǎn)時序（0602)推論的翻轉(zhuǎn)區(qū)域滯后約dKa*2，Mx〈n+2>可能的翻轉(zhuǎn) 區(qū)域滯后約dMa*2,翻轉(zhuǎn)時序（0602)推論的翻轉(zhuǎn)區(qū)域與Mx〈n+2>可能的翻轉(zhuǎn)區(qū)域重疊約 Trx*l/3 ;
[0079] 9、Mx〈n+3>可能的翻轉(zhuǎn)區(qū)域（0710)是某個DK〈n+3>為高電平H或低電平L的 Trx/2時間區(qū)間，翻轉(zhuǎn)時序（0602)推論的翻轉(zhuǎn)區(qū)域滯后約dKa*3，Mx〈n+3>可能的翻轉(zhuǎn) 區(qū)域滯后約dMa*3,翻轉(zhuǎn)時序（0602)推論的翻轉(zhuǎn)區(qū)域與Mx〈n+3>可能的翻轉(zhuǎn)區(qū)域重疊約 Trx*0/3〇
[0080] 圖8是中間時鐘（0340)逆順序采樣（0532)的時間窗口（0700)確定方法及信號 時序不意圖，下面是對圖8時序的說明：
[0081] 1、時鐘平均延遲（0346)dKa 為 Trx/18 ;
[0082] 2、數(shù)據(jù)平均延遲（0348) dMa 為 Trx/9 ;
[0083] 3、Mx〈n>可能的翻轉(zhuǎn)區(qū)域（0710)是某個DK〈n>為高電平H或低電平L的Trx/2時 間區(qū)間，翻轉(zhuǎn)時序（0602)推論的翻轉(zhuǎn)區(qū)域與Mx〈n>可能的翻轉(zhuǎn)區(qū)域重疊；
[0084] 4、Mx〈n-1>可能的翻轉(zhuǎn)區(qū)域（0710)是某個DK〈n-l>為高電平H或低電平L的 Trx/2時間區(qū)間，翻轉(zhuǎn)時序（0602)推論的翻轉(zhuǎn)區(qū)域滯后約dKa*l，Mx〈n-1>可能的翻轉(zhuǎn) 區(qū)域超前約dMa*l，翻轉(zhuǎn)時序（0602)推論的翻轉(zhuǎn)區(qū)域與Mx〈n-1>可能的翻轉(zhuǎn)區(qū)域重疊約 Trx*2/3 ；
[0085] 5、Mx〈n-2>可能的翻轉(zhuǎn)區(qū)域（0710)是某個DK〈n-2>為高電平H或低電平L的 Trx/2時間區(qū)間，翻轉(zhuǎn)時序（0602)推論的翻轉(zhuǎn)區(qū)域滯后約dKa*2，Mx〈n-2>可能的翻轉(zhuǎn) 區(qū)域超前約dMa*2,翻轉(zhuǎn)時序（0602)推論的翻轉(zhuǎn)區(qū)域與Mx〈n-2>可能的翻轉(zhuǎn)區(qū)域重疊約 Trx*l/3 ;
[0086] 6、Mx〈n-3>可能的翻轉(zhuǎn)區(qū)域（0710)是某個DK〈n-3>為高電平H或低電平L的 Trx/2時間區(qū)間，翻轉(zhuǎn)時序（0602)推論的翻轉(zhuǎn)區(qū)域滯后約dKa*3，Mx〈n-3>可能的翻轉(zhuǎn) 區(qū)域超前約dMa*3,翻轉(zhuǎn)時序（0602)推論的翻轉(zhuǎn)區(qū)域與Mx〈n-3>可能的翻轉(zhuǎn)區(qū)域重疊約 Trx*0/3 ；
[0087] 7、Mx〈n+1>可能的翻轉(zhuǎn)區(qū)域（0710)是某個DK〈n+l>為高電平H或低電平L的 Trx/2時間區(qū)間，翻轉(zhuǎn)時序（0602)推論的翻轉(zhuǎn)區(qū)域超前約dKa*l，Mx〈n+1>可能的翻轉(zhuǎn) 區(qū)域滯后約dMa*l，翻轉(zhuǎn)時序（0602)推論的翻轉(zhuǎn)區(qū)域與Mx〈n+1>可能的翻轉(zhuǎn)區(qū)域重疊約 Trx*2/3 ；
[0088] 8、Mx〈n+2>可能的翻轉(zhuǎn)區(qū)域（0710)是某個DK〈n+2>為高電平H或低電平L的 Trx/2時間區(qū)間，翻轉(zhuǎn)時序（0602)推論的翻轉(zhuǎn)區(qū)域超前約dKa*2，Mx〈n+2>可能的翻轉(zhuǎn) 區(qū)域滯后約dMa*2,翻轉(zhuǎn)時序（0602)推論的翻轉(zhuǎn)區(qū)域與Mx〈n+2>可能的翻轉(zhuǎn)區(qū)域重疊約 Trx*l/3 ;
[0089] 9、Mx〈n+3>可能的翻轉(zhuǎn)區(qū)域（0710)是某個DK〈n+3>為高電平H或低電平L的 Trx/2時間區(qū)間，翻轉(zhuǎn)時序（0602)推論的翻轉(zhuǎn)區(qū)域超前約dKa*3，Mx〈n+3>可能的翻轉(zhuǎn) 區(qū)域滯后約dMa*3,翻轉(zhuǎn)時序（0602)推論的翻轉(zhuǎn)區(qū)域與Mx〈n+3>可能的翻轉(zhuǎn)區(qū)域重疊約 Trx*0/3〇
[0090] 從圖7和圖8中可以看出，以一相時鐘采樣的翻轉(zhuǎn)時序（0602)可以推論出時間窗 口（0700)是Trx/2,增加一相相同翻轉(zhuǎn)時序的采樣輸出，時間窗口（0700)就收窄一個時間 步長（0720)dSa，正順序采樣（0530)的時間步長（0720)是dSa = abs(dKa-dMa)，逆順序 采樣（0532)的時間步長（0720)是dSa = dKa+dMa，可以將時間窗口（0700)收窄到小于或 等于dSa時間范圍內(nèi)，采樣觸發(fā)器（0330)的建立時間（0332)和保持時間（0334)限制了 dSa的最小值。具有相同翻轉(zhuǎn)時序（0602)采樣輸出的相數(shù)最大值是最大相數(shù)（0730) dNa = floor (0. 5*Trx/dSa)。
[0091] 按照翻轉(zhuǎn)時序（0602)將展寬輸出（0570)分為負沿輸出（0530)超前組和正沿輸 出（0532)超前組，分別從二者中選取序號相鄰的數(shù)目即同序數(shù)目（0760)最大者且起始序 號最小者作為負沿判據(jù)（0740)和正沿判據(jù)（0742)，其起始序號即同序序號（0762)分別作 為負沿序號（0750)和正沿序號（0752)。
[0092] 負沿判據(jù)（0740)、正沿判據(jù)（0742)、負沿序號（0750)、正沿序號（0752)是確定 時間窗口（0700)的判別依據(jù)，負沿序號（0750)和正沿序號（0752)的平均值是序號均值 (0754)、與序號均值的差值是序號差值（0756)，序號差值（0756)平方或絕對值的平均值是 序號方差（0758)，序號均值（0754)、序號差值（0756)、序號方差（0758)等是可供確定信號 畸變程度的畸變判據(jù)（0790)，需要據(jù)其之一或部分或全部對確定時間窗口（0700)的判別 結(jié)果進行修正，序號均值（0754)和序號方差（0758)可以選取一個或多個數(shù)據(jù)窗口寬度進 行計算，以分別反映出信號短期、中期、長期的畸變程度。
[0093] 從圖7和圖8中可以看出，在負沿判據(jù)（0740)和正沿判據(jù)（0742)中，序號最小的 負沿判據(jù)（0740)和正沿判據(jù)（0742)對應(yīng)的被采樣信號翻轉(zhuǎn)超前中間時鐘（0340)的采樣 翻轉(zhuǎn)接近Trx/2時間，因此其對應(yīng)的數(shù)據(jù)輸出（0580)是正確數(shù)據(jù)（0770)的可能性較大，序 號最大的負沿判據(jù)（0740)和正沿判據(jù)（0742)對應(yīng)的被采樣信號翻轉(zhuǎn)滯后中間時鐘（0340) 的反相采樣翻轉(zhuǎn)接近Trx/2時間，因此其對應(yīng)的數(shù)據(jù)輸出（0580)是正確數(shù)據(jù)（0770)的 可能性也較大，一種優(yōu)選判別方法是：如果負沿判據(jù)（0740)和正沿判據(jù)（0742)的同序數(shù) 目（0760)不同，則選取同序數(shù)目（0760)大者作為判據(jù)輸出（0780)，如果負沿判據(jù)（0740) 和正沿判據(jù)（0742)的同序數(shù)目（0760)相同，則選取同序序號（0762)小者作為判據(jù)輸出 (0780)，同時需要確定一個序號選擇（0782)和相位選擇（0784)，相位選擇確定選取中間時 鐘的下降翻轉(zhuǎn)（0130)或上升翻轉(zhuǎn)（0140)采樣結(jié)果，序號選擇還要根據(jù)對信號畸變程度的 判斷做出相應(yīng)的加1或減1修正。
[0094] 如選擇判據(jù)輸出中的最小序號作為序號選擇（0782)，則相位選擇（0784)選擇同 相中間時鐘（0340)，即翻轉(zhuǎn)時序（0602)是中間時鐘（0340)的下降翻轉(zhuǎn)（0130)或上升翻 轉(zhuǎn)（0140)的采樣超前，則選擇中間時鐘（0340)的下降翻轉(zhuǎn)（0130)或上升翻轉(zhuǎn)（0140);如 選擇判據(jù)輸出中的最大序號作為序號選擇（0782)，則相位選擇（0784)選擇反相中間時鐘 (0340)，即翻轉(zhuǎn)時序（0602)是中間時鐘（0340)的下降翻轉(zhuǎn)（0130)或上升翻轉(zhuǎn)（0140)超 前，則選擇中間時鐘（0340)的上升翻轉(zhuǎn)（0140)或下降翻轉(zhuǎn)（0130)。
[0095] 序號選擇（0782)和相位選擇（0784)對應(yīng)的數(shù)據(jù)輸出作為串行數(shù)據(jù)（0000)的接 收結(jié)果以數(shù)據(jù)分組輸出，對應(yīng)的展寬輸出（0570)可以作為數(shù)據(jù)分組的起始和結(jié)束的觸發(fā) 信號，還需要設(shè)置一個比特計數(shù)器給出數(shù)據(jù)分組的比特數(shù)。異步串行數(shù)據(jù)（0002)的傳輸 幀（0210)接收以與接收數(shù)據(jù)從停止比特（0224)或空閑比特（0226)的有效電平向起始 比特（0220)有效電平翻轉(zhuǎn)對應(yīng)的展寬輸出的翻轉(zhuǎn)開始，一個傳輸幀的比特數(shù)是內(nèi)容比特 (0222)的數(shù)目加一個起始比特和一個停止比特，因此產(chǎn)生結(jié)束觸發(fā)信號需要比特計數(shù)器的 參與。
[0096] 八、數(shù)據(jù)接收
[0097] 前面已經(jīng)對本發(fā)明的基本方法及裝置做了說明，下面對其進行總結(jié)并進一步說 明，給出本發(fā)明的異步接收串行數(shù)據(jù)的方法及裝置說明。
[0098] 1、本地時鐘（0800)和接收數(shù)據(jù)（0314)由外部輸入；
[0099] 2、本地時鐘（0800)直接作為接收時鐘（0310)或被分頻產(chǎn)生接收時鐘，接收頻 率（0312)與發(fā)射頻率（0302)相同，如需要接收時鐘經(jīng)由延時級數(shù)（0342)為N的多級延 遲部件產(chǎn)生N相中間時鐘（0340)，延遲部件的延遲時間大于或等于0且近似相等，其均值 是時鐘平均延遲（0346)，延遲可以由布線延遲、延遲線延遲、級聯(lián)電路延遲、延時鎖定環(huán) (DelayLock Loop)等優(yōu)選方法產(chǎn)生，還可以由頻率數(shù)倍于接收頻率的本地時鐘將接收時鐘 經(jīng)級聯(lián)鎖存器（Latch)或級聯(lián)觸發(fā)器（Flip Flop)步進移相等優(yōu)選方法產(chǎn)生，時鐘平均延 遲是固定值或可變值。
[0100] 3、基于接收數(shù)據(jù)（0314)產(chǎn)生至少約兩個傳送周期（0302)寬度的展寬脈沖 (0490)，如需要接收數(shù)據(jù)經(jīng)由延遲匹配部件成為匹配數(shù)據(jù)（0444)，使其翻轉(zhuǎn)與展寬脈沖的 翻轉(zhuǎn)對齊，如需要接收數(shù)據(jù)經(jīng)由延時級數(shù)（0342)為N的多級延遲部件產(chǎn)生N相中間數(shù)據(jù) (0344)，延遲部件的延遲時間大于或等于0且近似相等，其均值是數(shù)據(jù)平均延遲（0348)，基 于中間數(shù)據(jù)產(chǎn)生N相至少約兩個傳送周期（0302)寬度的展寬延遲（0492)，相鄰兩相展寬延 遲（0492)的延時時差也是數(shù)據(jù)平均延遲（0348)，延遲可以由布線延遲、延遲線延遲、級聯(lián) 電路延遲等優(yōu)選方法產(chǎn)生，數(shù)據(jù)平均延遲是固定值或可變值，N相中間數(shù)據(jù)經(jīng)由延遲匹配部 件成為數(shù)據(jù)延遲（0454)，使其翻轉(zhuǎn)與展寬延遲的翻轉(zhuǎn)對齊。
[0101] 4、時鐘平均延遲（0346)和數(shù)據(jù)平均延遲（0348)均可以為0,但可以同時為0,時 鐘平均延遲為0時，接收時鐘（0310)就是中間時鐘（0340)，即不需要產(chǎn)生中間時鐘，數(shù)據(jù)平 均延遲為0時，展寬脈沖（0490)和匹配數(shù)據(jù)（0444)分別就是展寬延遲（0492)和數(shù)據(jù)延遲 (0454)，即不需要產(chǎn)生展寬延遲和數(shù)據(jù)延遲；
[0102] 5、用級數(shù)為采樣級數(shù)（0502)的采樣移位寄存器（0500)分別分相采樣N相展寬延 遲（0492)和N相數(shù)據(jù)延遲（0454)，采樣中間時鐘（0340)的下降翻轉(zhuǎn)（0130)和上升翻轉(zhuǎn) (0140)同時進行，得到負沿展寬（0572)和正沿展寬（0574)及數(shù)據(jù)輸出（0580)，采樣可以 是正順序采樣（0530)或逆順序采樣（0532)，正順序采樣是指中間時鐘序號和被采樣信號 序號的變化次序相同，逆順序采樣是指中間時鐘序號和被采樣信號序號的變化次序相反；
[0103] 6、分別讓同一個展寬延遲（0492)的負沿展寬（0572)和正沿展寬（0574)相互采 樣，基于采樣結(jié)果確定二者的翻轉(zhuǎn)時序（0602)，按照翻轉(zhuǎn)時序?qū)⒄箤捿敵觯?570)分為負沿 輸出（0530)超前組和正沿輸出（0532)超前組，分別從二者中選取序號相鄰的數(shù)目即同序 數(shù)目（0760)最大者且起始序號最小者作為負沿判據(jù)（0740)和正沿判據(jù)（0742)，其起始序 號即同序序號（0762)分別作為負沿序號（0750)和正沿序號（0752);
[0104] 7、分別計算負沿序號（0750)和正沿序號（0752)的序號均值（0754)、序號方差 (0758)、序號差值（0756)作為畸變判據(jù)（0790)，可以選擇一個或多個數(shù)據(jù)窗口寬度計算序 號均值（0754)和序號方差（0758);
[0105] 8、如果負沿判據(jù)（0740)和正沿判據(jù)（0742)的同序數(shù)目（0760)不同，則選取同序 數(shù)目（0760)大者作為判據(jù)輸出（0780)，如果負沿判據(jù)（0740)和正沿判據(jù)（0742)的同序數(shù) 目（0760)相同，則選取同序序號（0762)小者作為判據(jù)輸出（0780)，如選擇判據(jù)輸出中的最 小序號作為序號選擇（0782)，則相位選擇（0784)選擇同相中間時鐘（0340)，如選擇判據(jù)輸 出中的最大序號作為序號選擇（0782)，則相位選擇（0784)選擇反相中間時鐘（0340)，序號 選擇還要根據(jù)畸變判據(jù)（0790)之一或部分或全部，決定是否進行加1或減1修正；
[0106] 9、序號選擇（0782)和相位選擇（0784)對應(yīng)的數(shù)據(jù)輸出（0580)作為串行數(shù)據(jù) (〇〇〇〇)的接收結(jié)果數(shù)據(jù)分組輸出，對應(yīng)的展寬輸出（0570)可以作為數(shù)據(jù)分組的起始和 結(jié)束的觸發(fā)信號，需要設(shè)置一個比特計數(shù)器給出每個數(shù)據(jù)分組的比特數(shù)。異步串行數(shù)據(jù) (0002)的傳輸幀（0210)接收以與接收數(shù)據(jù)（0314)從停止比特（0224)或空閑比特（0226) 的有效電平向起始比特（0220)有效電平翻轉(zhuǎn)對應(yīng)的展寬輸出的翻轉(zhuǎn)起始，一個傳輸幀的 比特數(shù)是內(nèi)容比特（0222)的數(shù)目加一個起始比特和一個停止比特，因此產(chǎn)生數(shù)據(jù)分組的 結(jié)束觸發(fā)信號需要比特計數(shù)器的參與。
[0107] 九、應(yīng)用領(lǐng)域
[0108] 在前面的說明中，本發(fā)明給出了異步接收串行數(shù)據(jù)（〇〇〇〇)的接收方法及裝置，串 行數(shù)據(jù)傳送的方法及裝置相對比較簡單，而串行數(shù)據(jù)接收的方法則比較復雜且難于實現(xiàn)， 本發(fā)明提供的方法及裝置，最大限度的簡化了串行數(shù)據(jù)接收裝置的結(jié)構(gòu)，使其成本低廉且 易于實現(xiàn)，而且不僅可以滿足高性能的應(yīng)用需求，也可以滿足低成本和低功耗的應(yīng)用需求。
[0109] 采用本發(fā)明的方法及裝置，可以實現(xiàn)兩種串行數(shù)據(jù)收發(fā)器，一種是通用串行收 發(fā)器（Universal Serial Receievr/Transmitter，USRT)，其功能可以是現(xiàn)有的任意一 種同步串行數(shù)據(jù)傳輸接口的功能，另一種是異步串行收發(fā)器（Universal Asynchronous Receievr/Transmitter，USRT)，其數(shù)據(jù)傳輸速率可以象同步串行數(shù)據(jù)接口的數(shù)據(jù)傳輸速率 一樣高，其物理層協(xié)議可以象通用輸入/輸出接口（General Purpose Input/0utput，GPI0) 的物理層協(xié)議一樣簡單，這兩種串行數(shù)據(jù)收發(fā)器（0900)的特征如下：
[0110] 1、如本發(fā)明的方法及裝置接收異步串行數(shù)據(jù)或同步串行數(shù)據(jù)；
[0111] 2、單向或雙向的電氣連接（0901)，單端驅(qū)動或差分驅(qū)動，單向電氣連接（0902)只 傳送數(shù)據(jù)或只接收數(shù)據(jù)，雙向電氣連接（0903)可以分時傳送數(shù)據(jù)和接收數(shù)據(jù)；
[0112] 3、單向或雙向的數(shù)據(jù)傳輸通道（0904)，單向數(shù)據(jù)傳輸通道（0905)由一個只傳送 數(shù)據(jù)或只接收數(shù)據(jù)的單向電氣連接（0902)構(gòu)成，雙向數(shù)據(jù)傳輸通道（0906)由一個雙向電 氣連接（0902)構(gòu)成或由一個只傳送數(shù)據(jù)的單向電氣連接和一個只接收數(shù)據(jù)的單向電氣連 接組合構(gòu)成；
[0113] 4、單向或雙向的數(shù)據(jù)傳輸端口（0907)，單向數(shù)據(jù)傳輸端口（0908)由一個或多個 單向數(shù)據(jù)傳輸通道（0905)構(gòu)成，雙向數(shù)據(jù)傳輸端口（0909)由一個或多個雙向數(shù)據(jù)傳輸通 道（0906)構(gòu)成。
[0114] 下面將分節(jié)說明本發(fā)明的方法及裝置的應(yīng)用，為簡潔說明，用通用接口或USRT稱 呼本發(fā)明的方法實現(xiàn)的通用串行數(shù)據(jù)通信裝置，用異步接口或UART稱呼本發(fā)明的方法實 現(xiàn)的異步串行數(shù)據(jù)通信裝置。
[0115] ( -）異步串行數(shù)據(jù)通信物理層之上的同步串行數(shù)據(jù)通信
[0116] 采用本發(fā)明的方法及裝置，可實現(xiàn)與同步串行數(shù)據(jù)（0003)通信同樣高數(shù)據(jù)傳輸 速率的異步串行數(shù)據(jù)（0002)通信，因此可在異步串行數(shù)據(jù)通信的物理層之上，實現(xiàn)同步 串行數(shù)據(jù)通信的數(shù)據(jù)鏈路層和協(xié)議層協(xié)議，降低了接口的功耗及成本，這種方法的特征如 下；
[0117] 1、如本發(fā)明的的方法及裝置實現(xiàn)接收和傳送異步串行數(shù)據(jù)傳輸?shù)奈锢韺訁f(xié)議；
[0118] 2、數(shù)據(jù)鏈路層和協(xié)議層的同步串行數(shù)據(jù)作為物理層的異步串行數(shù)據(jù)的內(nèi)容比特 傳送；
[0119] 3、接收到的物理層的異步串行數(shù)據(jù)的內(nèi)容比特提交給同步串行數(shù)據(jù)通信的數(shù)據(jù) 鏈路層和協(xié)議層；
[0120] 4、數(shù)據(jù)傳輸端口基于本發(fā)明的方法及裝置實現(xiàn)。
[0121] (二）一種通用計算機中央處理器
[0122] 當前的通用計算機中央處理器（0910, CPU)，有多種外部接口，采用本發(fā)明的方法 及裝置，可實現(xiàn)只有兩種（USRT和UART)物理層甚至只有一種（UART)物理層外部接口的通 用CPU，圖9給出了采用USRT和或UART接口的通用CPU的示意圖，在全新定義或采用現(xiàn)有 的數(shù)據(jù)鏈路層和協(xié)議層協(xié)議的情況下，CPU外部接口的物理層協(xié)議基于USRT和/或UART定 義，僅基于UART定義物理層協(xié)議則更佳，此外CPU內(nèi)部連接，如處理器內(nèi)核（Core)與協(xié)處 理器、高速緩存（Cache，L1/L2/L3)的連接、多個內(nèi)核之間的連接等，這種通用單核或多核 的中央處理器的特征如下：
[0123] 1、中央處理器的內(nèi)部架構(gòu)任意，全新定義架構(gòu)或采用現(xiàn)有架構(gòu)均可；
[0124] 2、如本發(fā)明的方法及裝置實現(xiàn)其單向或雙向內(nèi)部或外部接口的接收和傳送串行 數(shù)據(jù)的物理層協(xié)議；
[0125] 3、全新定義或采用現(xiàn)有的內(nèi)部或外部接口的數(shù)據(jù)鏈路層和協(xié)議層協(xié)議；
[0126] 4、數(shù)據(jù)傳輸端口基于本發(fā)明的方法及裝置實現(xiàn)。
[0127] (三）一種現(xiàn)場可編程門陣列器件
[0128] 當前的通用現(xiàn)場可編程門陣列（FPGA)器件（0920)，只有少量的高速串行數(shù)據(jù)傳 輸端口，在用其實現(xiàn)高性能交換機和/或路由器時，系統(tǒng)內(nèi)部的數(shù)據(jù)傳輸只能采用通用的 輸入/輸入（GPI0)端口，致使器件的引腳數(shù)量眾多，采用本發(fā)明的方法及裝置，可實現(xiàn)具有 USRT和/或UART端口的FPGA，其USRT端口用于系統(tǒng)外部的串行數(shù)據(jù)傳輸連接，可以實現(xiàn) 各種現(xiàn)有的串行數(shù)據(jù)傳輸協(xié)議，其UART端口用于系統(tǒng)內(nèi)部或外部的串行數(shù)據(jù)傳輸連接，本 發(fā)明的方法及裝置的簡捷性能，降低了 FPGA器件的端口開銷，使其有更多的輸入和輸出資 源支持高速數(shù)據(jù)傳輸，圖10給出了采用USRT和/或UART端口的FPGA的示意圖，這種現(xiàn)場 可編程門陣列器件的特征如下：
[0129] 1、現(xiàn)場可編程門陣列器件的內(nèi)部架構(gòu)任意，全新定義架構(gòu)或采用現(xiàn)有架構(gòu)均可；
[0130] 2、如本發(fā)明的方法及裝置實現(xiàn)單向或雙向內(nèi)部或外部接口的接收和傳送串行數(shù) 據(jù)的物理層協(xié)議；
[0131] 3、全新定義或采用現(xiàn)有的內(nèi)部或外部接口的數(shù)據(jù)鏈路層和協(xié)議層協(xié)議；
[0132] 4、數(shù)據(jù)傳輸端口基于本發(fā)明的方法及裝置實現(xiàn)。
[0133] (四）一種異步串行數(shù)據(jù)傳輸接口的存儲器
[0134] 當前通用的存儲器主要有 DRAM/SDRAM (0930)、SRAM (0932)、FLASH (0934)等，都采 用并行或串行的數(shù)據(jù)和控制接口，采用本發(fā)明的方法及裝置，可實現(xiàn)UART物理層接口的單 端口或多端口的DRAM/SDRAM、SRAM、FLASH等，可直接與本說明書《一種通用的計算機中央 處理器》部分描述的一個或多個通用CPU直接連接，圖11給出了采用UART接口的DRAM/ SDRAM、SRAM、FLASH等的示意圖，這種存儲器的特征如下：
[0135] 1、DRAM/SDRAM或SRAM或FLASH等存儲器的內(nèi)部的架構(gòu)任意，全新定義架構(gòu)或采 用現(xiàn)有架構(gòu)均可；
[0136] 2、如本發(fā)明的的方法及裝置實現(xiàn)單端口或多端口的單向或雙向的接收和傳送異 步串行數(shù)據(jù)的物理層協(xié)議；
[0137] 3、全新定義或采用現(xiàn)有的操作命令和狀態(tài)信息；
[0138] 4、數(shù)據(jù)傳輸端口基于本發(fā)明的方法及裝置實現(xiàn)。
[0139] (五）一種串異步行數(shù)據(jù)傳輸接口的存儲器控制器
[0140] 當前通用的存儲器主要有 DRAM/SDRAM(0930)、SRAM(0932)、FLASH(0934)等，都 采用并行或串行的數(shù)據(jù)和控制接口，采用本發(fā)明的的方法及裝置，可實現(xiàn)UART物理層接口 的單端口或多端口的DRAM/SDRAM、SRAM、FLASH等存儲器的控制器，可直接與本說明書《一 種通用的計算機中央處理器》部分描述的一個或多個通用CPU直接連接，圖12給出了采用 UART接口的DRAM/SDRAM、SRAM、FLASH等存儲器模塊及控制器的示意圖，存儲器控制器在模 塊內(nèi)部連接DRAM/SDRAM和/或SRAM和/或FLASH等存儲器，外接端口是單端口或多端口 的UART接口，這種存儲器的控制器的特征如下：
[0141] 1、與DRAM/SDRAM或SRAM或FLASH等存儲器的接口架構(gòu)任意，全新定義架構(gòu)或采 用現(xiàn)有架構(gòu)均可；
[0142] 2、如本發(fā)明的方法及裝置實現(xiàn)單端口或多端口的單向或雙向的接收和傳送異步 串行數(shù)據(jù)的物理層協(xié)議；
[0143] 3、全新定義或采用現(xiàn)有的操作命令和狀態(tài)信息；
[0144] 4、數(shù)據(jù)傳輸端口基于本發(fā)明的方法及裝置實現(xiàn)。
[0145] (六）一種計算機外部設(shè)備的接口控制器
[0146] 當前通用的外部設(shè)備接口主要有同步串行、同步并行、異步并行、異步串行等，采 用本發(fā)明的方法及裝置，可實現(xiàn)基于USRT或UART物理層協(xié)議的外部設(shè)備接口，可直接與本 說明書《一種通用的計算機中央處理器》部分描述的一個或多個通用CPU直接連接，圖13給 出了基于USRT或UART物理層的計算機外部設(shè)備的接口控制器的示意圖，這種計算機外部 接口的特征如下：
[0147] 1、外部設(shè)備接口控制器的內(nèi)部架構(gòu)任意，全新定義架構(gòu)或采用現(xiàn)有架構(gòu)均可；
[0148] 2、如本發(fā)明的方法及裝置實現(xiàn)外部設(shè)備控制器與計算機系統(tǒng)單向或雙向連接的 接收和傳送串行數(shù)據(jù)的物理層協(xié)議；
[0149] 3、全新定義或采用現(xiàn)有的數(shù)據(jù)鏈路層和協(xié)議層協(xié)議；
[0150] 4、數(shù)據(jù)傳輸端口基于本發(fā)明的方法及裝置實現(xiàn)。
[0151] (七）一種數(shù)據(jù)傳輸?shù)闹欣^裝置
[0152] 任意一種傳送數(shù)據(jù)的方法，其傳輸?shù)淖畲缶嚯x均有限制，如果要傳輸更遠的距離， 則需要中繼設(shè)備接力傳送數(shù)據(jù)，采用本發(fā)明的方法及裝置，可實現(xiàn)基于USRT或UART物理 層中繼器，圖14給出了采用USRT或UART物理層的數(shù)據(jù)傳送中繼裝置的示意圖，被中繼接 口在保持原有的數(shù)據(jù)鏈路層和協(xié)議層協(xié)議的情況下，原有的物理層被USRT或UART替換，被 UART替換則更佳，這種數(shù)據(jù)傳輸?shù)闹欣^裝置特征如下：
[0153] 1、被中繼的數(shù)據(jù)傳送接口的架構(gòu)任意，全新定義架構(gòu)或采用現(xiàn)有架構(gòu)均可；
[0154] 2、如本發(fā)明的方法及裝置實現(xiàn)數(shù)據(jù)傳送中繼的物理層協(xié)議；
[0155] 3、保持被中繼接口的數(shù)據(jù)鏈路層和協(xié)議層協(xié)議不變；
[0156] 4、數(shù)據(jù)傳輸端口基于本發(fā)明的方法及裝置實現(xiàn)。
[0157] (八）一種系統(tǒng)域網(wǎng)絡(luò)的交換機
[0158] 系統(tǒng)域網(wǎng)絡(luò)是高性能計算機系統(tǒng)內(nèi)部的數(shù)據(jù)傳送網(wǎng)絡(luò)，其性能和功耗均較高，規(guī) 模小至一個單處理器的小型服務(wù)器內(nèi)部的數(shù)據(jù)傳送網(wǎng)絡(luò)，規(guī)模大至一個有數(shù)萬個處理器的 超級計算機內(nèi)部的數(shù)據(jù)傳送網(wǎng)絡(luò)，在多處理器的計算機系統(tǒng)中，系統(tǒng)域網(wǎng)絡(luò)交換機往往是 不可或缺的核心部件，采用本發(fā)明的方法及裝置，可實現(xiàn)基于USRT和/或UART物理層的系 統(tǒng)域網(wǎng)絡(luò)交換機，圖15給出了基于USRT和/或UART物理層協(xié)議的系統(tǒng)域網(wǎng)絡(luò)交換機的示 意圖，這種系統(tǒng)域網(wǎng)絡(luò)交換機的特征如下：
[0159] 1、交換機的內(nèi)部架構(gòu)任意，全新定義架構(gòu)或采用現(xiàn)有的架構(gòu)均可；
[0160] 2、如本發(fā)明的方法及裝置實現(xiàn)系統(tǒng)域交換網(wǎng)絡(luò)的物理層協(xié)議；
[0161] 3、全新定義或采用現(xiàn)有的數(shù)據(jù)鏈路層和協(xié)議層協(xié)議；
[0162] 4、數(shù)據(jù)傳輸端口基于本發(fā)明的方法及裝置實現(xiàn)。
[0163] (九）一種計算機網(wǎng)絡(luò)的交換機和/或路由器
[0164] 計算機網(wǎng)絡(luò)是計算機之間的數(shù)據(jù)傳送網(wǎng)絡(luò)，規(guī)模小至一個家庭內(nèi)部的數(shù)據(jù)傳送網(wǎng) 絡(luò)，規(guī)模大至一個大學內(nèi)部有數(shù)萬臺計算機的數(shù)據(jù)傳送網(wǎng)絡(luò)，國際互聯(lián)網(wǎng)則是一個全球域 的計算機網(wǎng)絡(luò)，交換機和路由器是計算機網(wǎng)絡(luò)的必備設(shè)備，采用本發(fā)明的方法及裝置，可實 現(xiàn)基于USRT和/或UART物理層的計算機網(wǎng)絡(luò)交換機和/或路由器，圖16給出了基于USRT 和/或UART物理層協(xié)議的計算機網(wǎng)絡(luò)交換機和/或路由器的示意圖，這種計算機網(wǎng)絡(luò)交換 機和/或路由器的特征如下：
[0165] 1、交換機和/或路由器的內(nèi)部架構(gòu)任意，全新定義架構(gòu)或采用現(xiàn)有的架構(gòu)均可；
[0166] 2、如本發(fā)明的方法及裝置實現(xiàn)網(wǎng)絡(luò)交換和/或路由的物理層協(xié)議；
[0167] 3、全新定義或采用現(xiàn)有的數(shù)據(jù)鏈路層和協(xié)議層協(xié)議；
[0168] 4、數(shù)據(jù)傳輸端口基于本發(fā)明的方法及裝置實現(xiàn)。
[0169] (十）一種通信網(wǎng)絡(luò)的交換機或路由器
[0170] 通信網(wǎng)絡(luò)是全球域的數(shù)據(jù)傳送網(wǎng)絡(luò)，交換機和路由器是通信網(wǎng)絡(luò)不可或缺的部 件，采用本發(fā)明的方法及裝置，可實現(xiàn)基于USRT和/或UART物理層的通信網(wǎng)絡(luò)交換機和/ 或路由器，圖17給出了基于USRT和/或UART物理層協(xié)議的通信網(wǎng)絡(luò)交換機和/或路由器 的示意圖，這種通信網(wǎng)絡(luò)交換機和/或路由器的特征如下：
[0171] 1、交換機和/或路由器的內(nèi)部架構(gòu)任意，全新定義架構(gòu)或采用現(xiàn)有的架構(gòu)均可；
[0172] 2、如本發(fā)明的方法及裝置實現(xiàn)網(wǎng)絡(luò)交換和/或路由的物理層協(xié)議；
[0173] 3、全新定義或采用現(xiàn)有的數(shù)據(jù)鏈路層和協(xié)議層協(xié)議；
[0174] 4、數(shù)據(jù)傳輸端口基于本發(fā)明的方法及裝置實現(xiàn)。
【主權(quán)項】
1. 一種異步接收串行數(shù)據(jù)的方法及裝置，包括： a) 本地時鐘和接收數(shù)據(jù)由外部輸入； b) 本地時鐘直接作為接收時鐘或被分頻產(chǎn)生接收時鐘，接收頻率與發(fā)射頻率相同，如 需要接收時鐘經(jīng)由延時級數(shù)為N的多級延遲部件產(chǎn)生N相中間時鐘，延遲部件的延遲時間 大于或等于〇且近似相等，其均值是時鐘平均延遲，延遲可以由布線延遲、延遲線延遲、級 聯(lián)電路延遲、延時鎖定環(huán)等優(yōu)選方法產(chǎn)生，還可以由頻率數(shù)倍于接收頻率的本地時鐘將接 收時鐘經(jīng)級聯(lián)鎖存器或級聯(lián)觸發(fā)器步進移相等優(yōu)選方法產(chǎn)生，時鐘平均延遲是固定值或可 變值； c) 基于接收數(shù)據(jù)產(chǎn)生至少約兩個傳送周期寬度的展寬脈沖，如需要接收數(shù)據(jù)經(jīng)由延遲 匹配部件成為匹配數(shù)據(jù)，使其翻轉(zhuǎn)與展寬脈沖的翻轉(zhuǎn)對齊，如需要接收數(shù)據(jù)經(jīng)由延時級數(shù) 為N的多級延遲部件產(chǎn)生N相中間數(shù)據(jù)，延遲部件的延遲時間大于或等于O且近似相等，其 均值是數(shù)據(jù)平均延遲，延遲可以由布線延遲、延遲線延遲、級聯(lián)電路延遲等優(yōu)選方法產(chǎn)生， 數(shù)據(jù)平均延遲是固定值或可變值，基于中間數(shù)據(jù)產(chǎn)生N相至少約兩個傳送周期寬度的展寬 延遲，相鄰兩相展寬延遲的延時時差也是數(shù)據(jù)平均延遲，N相中間數(shù)據(jù)經(jīng)由延遲匹配部件成 為數(shù)據(jù)延遲，使其翻轉(zhuǎn)與展寬延遲的翻轉(zhuǎn)對齊； d) 時鐘平均延遲和數(shù)據(jù)平均延遲均可以為0,但可以同時為0,時鐘平均延遲為O時，接 收時鐘就是中間時鐘，即不需要產(chǎn)生中間時鐘，數(shù)據(jù)平均延遲為0時，展寬脈沖和匹配數(shù)據(jù) 分別就是展寬延遲和數(shù)據(jù)延遲，即不需要產(chǎn)生展寬延遲和數(shù)據(jù)延遲； e) 用級數(shù)為采樣級數(shù)的采樣移位寄存器分別分相采樣N相展寬延遲和N相數(shù)據(jù)延遲， 采樣中間時鐘的下降翻轉(zhuǎn)和上升翻轉(zhuǎn)同時進行，得到負沿展寬和正沿展寬及數(shù)據(jù)輸出，采 樣可以是正順序采樣或逆順序采樣，正順序采樣是指中間時鐘序號和被采樣信號序號的變 化次序相同，逆順序采樣是指中間時鐘序號和被采樣信號序號的變化次序相反； f) 分別讓同一個展寬延遲的負沿展寬和正沿展寬相互采樣，基于采樣結(jié)果確定二者的 翻轉(zhuǎn)時序，按照翻轉(zhuǎn)時序?qū)⒄箤捿敵龇譃樨撗剌敵龀敖M和正沿輸出超前組，分別從二者 中選取序號相鄰的數(shù)目即同序數(shù)目最大者且起始序號最小者作為負沿判據(jù)和正沿判據(jù)，其 起始序號即同序序號分別作為負沿序號和正沿序號； g) 分別計算負沿序號和正沿序號的序號均值、序號方差、序號差值作為畸變判據(jù)，可以 選擇一個或多個數(shù)據(jù)窗口寬度計算序號均值和序號方差； h) 如果負沿判據(jù)和正沿判據(jù)的同序數(shù)目不同，則選取同序數(shù)目大者作為判據(jù)輸出，如 果負沿判據(jù)和正沿判據(jù)的同序數(shù)目相同，則選取同序序號小者作為判據(jù)輸出，如選擇判據(jù) 輸出中的最小序號作為序號選擇，貝 1J相位選擇選擇同相中間時鐘，如選擇判據(jù)輸出中的最 大序號作為序號選擇，則相位選擇選擇反相中間時鐘，序號選擇還要根據(jù)畸變判據(jù)之一或 部分或全部，決定是否進行加1或減1修正； i) 序號選擇和相位選擇對應(yīng)的數(shù)據(jù)輸出作為串行數(shù)據(jù)的接收結(jié)果數(shù)據(jù)分組輸出，對應(yīng) 的展寬輸出可以作為數(shù)據(jù)分組的起始和結(jié)束的觸發(fā)信號，需要設(shè)置一個比特計數(shù)器給出每 個數(shù)據(jù)分組的比特數(shù)。異步串行數(shù)據(jù)的傳輸幀接收以與接收數(shù)據(jù)從停止比特或空閑比特的 有效電平向起始比特有效電平翻轉(zhuǎn)對應(yīng)的展寬輸出的翻轉(zhuǎn)起始，一個傳輸幀的比特數(shù)是內(nèi) 容比特的數(shù)目加一個起始比特和一個停止比特，因此產(chǎn)生數(shù)據(jù)分組的結(jié)束觸發(fā)信號需要比 特計數(shù)器的參與。2. -種串行數(shù)據(jù)收發(fā)裝置，包括： a) 如權(quán)利要求1的方法及裝置接收同步串行數(shù)據(jù)或異步串行數(shù)據(jù)； b) 單向或雙向的電氣連接，單端驅(qū)動或差分驅(qū)動，單向電氣連接只傳送數(shù)據(jù)或只接收 數(shù)據(jù)，雙向電氣連接可以分時傳送數(shù)據(jù)和接收數(shù)據(jù)； c) 單向或雙向的數(shù)據(jù)傳輸通道，單向數(shù)據(jù)傳輸通道由一個只傳送數(shù)據(jù)或只接收數(shù)據(jù)的 單向電氣連接構(gòu)成，雙向數(shù)據(jù)傳輸通道由一個雙向電氣連接構(gòu)成或由一個只傳送數(shù)據(jù)的單 向電氣連接和一個只接收數(shù)據(jù)的單向電氣連接組合構(gòu)成； d) 單向或雙向的數(shù)據(jù)傳輸端口，單向數(shù)據(jù)傳輸端口由一個或多個單向數(shù)據(jù)傳輸通道構(gòu) 成，雙向數(shù)據(jù)傳輸端口由一個或多個雙向數(shù)據(jù)傳輸通道構(gòu)成。3. -種異步串行數(shù)據(jù)通信物理層之上的同步串行數(shù)據(jù)通信的方法及裝置，包括： a) 如權(quán)利要求1的方法及裝置實現(xiàn)接收和發(fā)送異步串行數(shù)據(jù)的物理層協(xié)議； b) 數(shù)據(jù)鏈路層和協(xié)議層的同步串行數(shù)據(jù)作為物理層的異步串行數(shù)據(jù)的內(nèi)容比特發(fā) 送； c) 接收到的物理層的異步串行數(shù)據(jù)的內(nèi)容比特提交給同步串行數(shù)據(jù)通信的數(shù)據(jù)鏈路 層和協(xié)議層； d) 如權(quán)利要求2的數(shù)據(jù)傳輸端口。4. 一種單核或多核的通用計算機中央處理器，包括： a) 中央處理器的內(nèi)部架構(gòu)任意，全新定義架構(gòu)或采用現(xiàn)有架構(gòu)均可； b) 如權(quán)利要求1和/或3的方法及裝置實現(xiàn)其單向或雙向內(nèi)部或外部接口的接收和發(fā) 送串行數(shù)據(jù)的物理層協(xié)議； c) 全新定義或采用現(xiàn)有的外部接口的數(shù)據(jù)鏈路層和協(xié)議層協(xié)議； d) 如權(quán)利要求2的數(shù)據(jù)傳輸端口。5. -種現(xiàn)場可編程門陣列器件，包括： a) 現(xiàn)場可編程門陣列器件的內(nèi)部架構(gòu)任意，全新定義架構(gòu)或采用現(xiàn)有架構(gòu)均可； b) 如權(quán)利要求1和/或3的方法及裝置實現(xiàn)單向或雙向內(nèi)部或外部接口的接收和傳送 串行數(shù)據(jù)的物理層協(xié)議； c) 全新定義或采用現(xiàn)有的內(nèi)部或外部接口的數(shù)據(jù)鏈路層和協(xié)議層協(xié)議； d) 如權(quán)利要求2的數(shù)據(jù)傳輸端口。6. -種異步串行數(shù)據(jù)傳輸接口的存儲器，包括： a) DRAM/SDRAM或SRAM或FLASH等存儲器的內(nèi)部架構(gòu)任意，全新定義架構(gòu)或采用現(xiàn)有架 構(gòu)均可； b) 如權(quán)利要求1的方法及裝置實現(xiàn)單端口或多端口的單向或雙向的接收和發(fā)送異步 串行數(shù)據(jù)的物理層協(xié)議； c) 全新定義或采用現(xiàn)有的操作命令和狀態(tài)信息； d) 如權(quán)利要求2的數(shù)據(jù)傳輸端口。7. -種異步串行數(shù)據(jù)傳輸接口的存儲器控制器，包括： a) 與DRAM/SDRAM或SRAM或FLASH等存儲器的接口架構(gòu)任意，全新定義架構(gòu)或采用現(xiàn) 有架構(gòu)均可； b) 如權(quán)利要求1的方法及裝置實現(xiàn)單端口或多端口的單向或雙向的接收和發(fā)送異步 串行數(shù)據(jù)的物理層協(xié)議； C)全新定義或采用現(xiàn)有的操作命令和狀態(tài)信息； d)如權(quán)利要求2的數(shù)據(jù)傳輸端口。8. -種計算機外部設(shè)備的接口控制器，包括： a) 外部設(shè)備的接口控制器的內(nèi)部架構(gòu)任意，全新定義架構(gòu)或采用現(xiàn)有架構(gòu)均可； b) 如權(quán)利要求1和/或3的方法及裝置實現(xiàn)外部設(shè)備控制器與計算機系統(tǒng)單向或雙向 連接的接收和發(fā)送串行數(shù)據(jù)的物理層協(xié)議； c) 全新定義或采用現(xiàn)有的數(shù)據(jù)鏈路層和協(xié)議層協(xié)議； d) 如權(quán)利要求2的數(shù)據(jù)傳輸端口。9. 一種數(shù)據(jù)傳輸?shù)闹欣^裝置，包括： a) 被中繼的數(shù)據(jù)傳送接口的架構(gòu)任意，全新定義架構(gòu)或采用現(xiàn)有架構(gòu)均可； b) 如權(quán)利要求1和/或3的方法及裝置實現(xiàn)數(shù)據(jù)傳送中繼的物理層協(xié)議； c) 保持被中繼接口的數(shù)據(jù)鏈路層和協(xié)議層協(xié)議不變； d) 如權(quán)利要求2的數(shù)據(jù)傳輸端口。10. -種系統(tǒng)域網(wǎng)絡(luò)的交換機，包括： a) 交換機的內(nèi)部架構(gòu)任意，全新定義架構(gòu)或采用現(xiàn)有的架構(gòu)均可； b) 如權(quán)利要求1和/或3的方法及裝置實現(xiàn)系統(tǒng)域交換網(wǎng)絡(luò)的物理層協(xié)議； c) 全新定義或采用現(xiàn)有的數(shù)據(jù)鏈路層和協(xié)議層協(xié)議； d) 如權(quán)利要求2的數(shù)據(jù)傳輸端口。11. 一種計算機網(wǎng)絡(luò)的交換機和/或路由器，包括： a) 交換機和/或路由器的內(nèi)部架構(gòu)任意，全新定義架構(gòu)或采用現(xiàn)有的架構(gòu)均可； b) 如權(quán)利要求1和/或3的方法及裝置實現(xiàn)網(wǎng)絡(luò)交換和/或路由的物理層協(xié)議； c) 全新定義或采用現(xiàn)有的數(shù)據(jù)鏈路層和協(xié)議層協(xié)議； d) 如權(quán)利要求2的數(shù)據(jù)傳輸端口。12. -種通信網(wǎng)絡(luò)的交換機和/或路由器，包括： a) 交換機和/或路由器的內(nèi)部架構(gòu)任意，全新定義架構(gòu)或采用現(xiàn)有的架構(gòu)均可； b) 如權(quán)利要求1和/或3的方法及裝置實現(xiàn)網(wǎng)絡(luò)交換和/或路由的物理層協(xié)議； c) 全新定義或采用現(xiàn)有的數(shù)據(jù)鏈路層和協(xié)議層協(xié)議； d) 如權(quán)利要求2的數(shù)據(jù)傳輸端口。
【文檔編號】G06F13/38GK105893291SQ201410654561
【公開日】2016年8月24日
【申請日】2014年11月18日
【發(fā)明人】劉伯安
【申請人】劉伯安