專利名稱：一種無線跳頻數(shù)傳模塊的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及無線通信抗干擾技術(shù)領(lǐng)域，尤其是涉及一種無線跳頻數(shù) 傳模塊。
背景技術(shù)：
跳頻通信是現(xiàn)代無線通信抗干擾的主要手段，能有效的避免信息被截 獲。由于其突出的特點(diǎn)，現(xiàn)如今，跳頻通信已廣泛用于無線通信系統(tǒng)中。 隨著科技的不斷發(fā)展，出現(xiàn)了一些不同于目前國內(nèi)已有的跳頻方式的特殊
跳頻電臺(tái)。例如能夠?qū)崿F(xiàn)177h/s跳頻速率的特殊超短波無線電臺(tái)，因而 必須另外開發(fā)跳頻模塊且對應(yīng)開發(fā)相適應(yīng)的跳頻圖案發(fā)生器(PRG)，以 實(shí)現(xiàn)了特有的177h/s跳頻方式以及無線分組數(shù)據(jù)傳輸功能。在上述特殊 超短波無線電臺(tái)的研制開發(fā)過程中，需要解決以下主要問題在實(shí)現(xiàn) 177h/s跳頻速率、產(chǎn)生跳頻圖案以及實(shí)現(xiàn)超短波電臺(tái)無線分組網(wǎng)數(shù)據(jù)傳輸 功能的同時(shí)，還具有數(shù)據(jù)傳輸功能即數(shù)傳功能。

實(shí)用新型內(nèi)容
本實(shí)用新型所要解決的技術(shù)問題在于針對上述現(xiàn)有技術(shù)中的不足，提 供一種無線跳頻數(shù)傳模塊，其結(jié)構(gòu)小型化、操作使用簡便且數(shù)據(jù)傳輸安全 可靠，具有無線數(shù)據(jù)傳輸和無線分組網(wǎng)功能，使電臺(tái)與組網(wǎng)相結(jié)合，為客 戶提供可靠的通信保障。
為解決上述技術(shù)問題，本實(shí)用新型釆用的技術(shù)方案是 一種無線跳頻數(shù) 傳模塊，其特征在于包括主控單元、對所接收和發(fā)送信號(hào)進(jìn)行處理的信 號(hào)處理單元、分別與信號(hào)處理單元相接的信號(hào)發(fā)送單元和信號(hào)接收單元以 及分別與信號(hào)處理單元相接的數(shù)據(jù)傳輸終端和語音傳輸終端；所述信號(hào)處理單元包括具有信號(hào)同步與擾碼輸出功能且內(nèi)嵌有頻率控制功能模塊的
現(xiàn)場可編程門陣列模塊FPGA，以及與現(xiàn)場可編程門陣列模塊FPGA相接且 具有無線分組網(wǎng)功能的DSP模塊；所述頻率控制功能模塊為用于產(chǎn)生跳頻 圖案和頻率字的偽隨機(jī)碼發(fā)生器PRG;現(xiàn)場可編程門陣列模塊FPGA與主控 單元相接，DSP模塊與數(shù)據(jù)傳輸終端相接，語音傳輸終端分別與現(xiàn)場可編 程門陣列模塊FPGA和DSP模塊相接，信號(hào)發(fā)送單元和信號(hào)接收單元分別 與現(xiàn)場可編程門陣列模塊FPGA相接。
所述信號(hào)發(fā)送單元為1/Q調(diào)制信號(hào)發(fā)送模塊。
所述語音傳輸終端包括對語音信號(hào)進(jìn)行編解碼的語音編解碼處理單 元以及與所述語音編解碼處理單元相接的音頻處理模塊。
所述DSP模塊與數(shù)據(jù)傳輸終端之間通過串行口進(jìn)行雙向通信。 所述語音編解碼處理單元為連續(xù)可變斜率調(diào)制解調(diào)功能模塊CVSD。
本實(shí)用新型與現(xiàn)有技術(shù)相比具有以下優(yōu)點(diǎn)1、結(jié)構(gòu)小型化，加工制 作方便且使用操作簡便。2、功能多樣，在實(shí)現(xiàn)177h/s跳頻速率、產(chǎn)生跳 頻圖案以及實(shí)現(xiàn)超短波電臺(tái)無線分組網(wǎng)數(shù)據(jù)傳輸功能的同時(shí)，還具有數(shù)據(jù) 傳輸功能即數(shù)傳功能，具體性能指標(biāo)為跳頻跨度為30~ 87.975MHz，并 且能夠?qū)崿F(xiàn)分段跳；頻率表容量為256頻點(diǎn)；信號(hào)同步方式為PTT同步和 連續(xù)同步；同步可靠性高，當(dāng)信道誤碼率為10—〗時(shí)，同步概率大于95%; 同步抗擾性強(qiáng)，雙方時(shí)差小于lmin且30%頻率被干擾時(shí)，初始同步概率 不小于98%;組網(wǎng)能力強(qiáng)，跳頻組成128個(gè)網(wǎng)時(shí)可進(jìn)行正常通信，并且有 遲后入網(wǎng)功能。3、數(shù)據(jù)傳輸安全可靠?？傊緦?shí)用新型在實(shí)現(xiàn)跳頻功 能，減少生產(chǎn)和維護(hù)難度的同時(shí)，也具有具有數(shù)據(jù)傳輸和無線分組網(wǎng)功能， 使電臺(tái)與組網(wǎng)相結(jié)合，為客戶提供安全可靠的通信保障。
下面通過附圖和實(shí)施例，對本實(shí)用新型的技術(shù)方案做進(jìn)一步的詳細(xì)描述。


圖l為本實(shí)用新型的電路框圖。附圖標(biāo)記說明 l一主控單元； 4一信號(hào)接收單元； 7—現(xiàn)場可編程門陣列模 塊FPGA;
IO —連續(xù)可變斜率調(diào)制 解調(diào)功能模塊CVSD;
2—信號(hào)處理單元； 5 —數(shù)據(jù)傳輸終端； 8—DSP模塊；
ll一音頻處理模塊。
3—信號(hào)發(fā)送單元； 6—語音傳輸終端； 9一偽隨機(jī)碼發(fā)生器 PRG;
具體實(shí)施方式
如圖1所示，本實(shí)用新型包括主控單元1、對所接收和發(fā)送信號(hào)進(jìn)行處 理的信號(hào)處理單元2、分別與信號(hào)處理單元2相接的信號(hào)發(fā)送單元3和信 號(hào)接收單元4以及分別與信號(hào)處理單元2相接的數(shù)據(jù)傳輸終端5和語音傳 輸終端6。所述信號(hào)處理單元2包括具有信號(hào)同步與擾碼輸出功能且內(nèi)嵌 有頻率控制功能模塊的現(xiàn)場可編程門陣列模塊FPGA7,以及與現(xiàn)場可編程 門陣列模塊FPGA7相接且具有無線分組網(wǎng)功能的DSP模塊8 。所述頻率控 制功能模塊為用于產(chǎn)生跳頻圖案和頻率字的偽隨機(jī)碼發(fā)生器PRG9。所述現(xiàn) 場可編程門陣列模塊FPGA7與主控單元1相接，DSP模塊8與數(shù)據(jù)傳輸終 端5相接，語音傳輸終端6分別與現(xiàn)場可編程門陣列模塊FPGA7和DSP模 塊8相接，信號(hào)發(fā)送單元3和信號(hào)接收單元4分別與現(xiàn)場可編程門陣列模 塊FPGA7相接。
本實(shí)施例中，所述DSP模塊8與數(shù)據(jù)傳輸終端5之間通過串行口進(jìn)行 雙向通信。所述語音傳輸終端6包括對語音信號(hào)進(jìn)行調(diào)制解調(diào)處理的語音 編解碼處理單元以及與所述語音編解碼處理單元的音頻處理模塊11。所述
語音編解碼處理單元為連續(xù)可變斜率調(diào)制解調(diào)功能模塊CVSD1G相接，也 就是說，以連續(xù)可變斜率調(diào)制編碼方式對所傳送語音信號(hào)進(jìn)行編解碼。另 外，所述信號(hào)發(fā)送單元3為1/Q調(diào)制信號(hào)發(fā)送模塊。所述I/Q調(diào)制信號(hào)發(fā) 送模塊中的I信號(hào)和Q信號(hào)是兩個(gè)正交的信號(hào)，其中I是輸入相位，Q是正交相位，1/Q信號(hào)相互正交，故不會(huì)互擾，并且能有效避免常用VC0調(diào) 制法的頻率漂移和調(diào)制指數(shù)偏移等問題。所述連續(xù)可變斜率調(diào)制解調(diào)功能
模塊CVSD10接現(xiàn)場可編程門陣列模塊FPGA7， DSP模塊8接連續(xù)可變斜率 調(diào)制解調(diào)功能模塊CVSDIO。
綜上，組成信號(hào)處理單元2的現(xiàn)場可編程門陣列模塊FPGA7和DSP模 塊8是本實(shí)用新型的核心處理模塊。其中，現(xiàn)場可編程門陣列模塊FPGA7 是跳頻的核心，其實(shí)現(xiàn)了跳頻圖案與擾碼輸出，并且能夠用于實(shí)現(xiàn)處理接 收的相關(guān)運(yùn)算、頻率控制、203跳的定時(shí)及時(shí)序安排、各種時(shí)序控制等相 關(guān)功能。DSP模塊8主要完成跳頻上層算法及無線分組網(wǎng)和數(shù)據(jù)編解碼功 能。同時(shí)，信號(hào)處理單元2與主控單元l相結(jié)合，以更可靠、更快速且更 有效地實(shí)現(xiàn)上述有關(guān)跳頻的綜合功能。
本實(shí)用新型的工作過程是當(dāng)進(jìn)行數(shù)據(jù)發(fā)送時(shí)，數(shù)據(jù)傳輸終端5通過 串行口將數(shù)據(jù)傳至DSP模塊8，由DSP模塊8對所傳入數(shù)據(jù)進(jìn)行信道編碼、 交織以及調(diào)制后送入所述1/Q調(diào)制信號(hào)發(fā)送模塊發(fā)送。同時(shí)，在信號(hào)發(fā)送 過程中，跳頻所用的頻率字由偽隨機(jī)碼發(fā)生器PRG9產(chǎn)生且經(jīng)DSP模塊8 處理后，由現(xiàn)場可編程門陣列模塊FPGA7傳遞給主控單元1,從而實(shí)現(xiàn)跳
頻功能。當(dāng)進(jìn)行語音編碼數(shù)據(jù)發(fā)送時(shí)，音頻處理模塊11所產(chǎn)生的語音信 號(hào)先經(jīng)連續(xù)可變斜率調(diào)制解調(diào)功能模塊CVSD10編為CVSD編碼數(shù)據(jù)后，再 相繼傳至現(xiàn)場可編程門陣列模塊FPGA7和DSP模塊8中完成組幀，之后送
入所述1/Q調(diào)制信號(hào)發(fā)送模塊發(fā)送。
當(dāng)經(jīng)信號(hào)接收單元4接收信號(hào)后，先進(jìn)行177跳數(shù)據(jù)/數(shù)字話(即語 音信號(hào))自動(dòng)識(shí)別，先經(jīng)現(xiàn)場可編程門陣列模塊FPGA7處理及同步相關(guān)后 傳入DSP模塊8，再由DSP模塊8完成信道解碼和解交織，若為語音信號(hào) 即音頻信號(hào)則，之后按不同的數(shù)據(jù)類型(即數(shù)據(jù)或語音信號(hào)即音頻信號(hào)) 相應(yīng)分別送到數(shù)據(jù)傳輸終端5或送到連續(xù)可變斜率調(diào)制解調(diào)功能模塊 CVSD10進(jìn)行語音解碼完成接收過程。同時(shí)，在信號(hào)接收過程中，跳頻所用 的頻率字由偽隨機(jī)碼發(fā)生器PRG9產(chǎn)生且經(jīng)DSP模塊8處理后，由現(xiàn)場可編程門陣列模塊FPGA7傳遞給主控單元1,從而實(shí)現(xiàn)跳頻功能。
以上所述，僅是本實(shí)用新型的較佳實(shí)施例，并非對本實(shí)用新型作任何限
以及等效結(jié)構(gòu)變化，均仍屬于本實(shí)用新型技術(shù)方案的保護(hù)范圍內(nèi)。
權(quán)利要求1.一種無線跳頻數(shù)傳模塊，其特征在于包括主控單元(1)、對所接收和發(fā)送信號(hào)進(jìn)行處理的信號(hào)處理單元(2)、分別與信號(hào)處理單元(2)相接的信號(hào)發(fā)送單元(3)和信號(hào)接收單元(4)以及分別與信號(hào)處理單元(2)相接的數(shù)據(jù)傳輸終端(5)和語音傳輸終端(6)；所述信號(hào)處理單元(2)包括具有信號(hào)同步與擾碼輸出功能且內(nèi)嵌有頻率控制功能模塊的現(xiàn)場可編程門陣列模塊FPGA(7)，以及與現(xiàn)場可編程門陣列模塊FPGA(7)相接且具有無線分組網(wǎng)功能的DSP模塊(8)；所述頻率控制功能模塊為用于產(chǎn)生跳頻圖案和頻率字的偽隨機(jī)碼發(fā)生器PRG(9)；現(xiàn)場可編程門陣列模塊FPGA(7)與主控單元(1)相接，DSP模塊(8)與數(shù)據(jù)傳輸終端(5)相接，語音傳輸終端(6)分別與現(xiàn)場可編程門陣列模塊FPGA(7)和DSP模塊(8)相接，信號(hào)發(fā)送單元(3)和信號(hào)接收單元(4)分別與現(xiàn)場可編程門陣列模塊FPGA(7)相接。
2. 按照權(quán)利要求l所述的一種無線跳頻數(shù)傳模塊，其特征在于所述 信號(hào)發(fā)送單元(3)為1/Q調(diào)制信號(hào)發(fā)送模塊。
3. 按照權(quán)利要求l或2所述的一種無線跳頻數(shù)傳模塊，其特征在于 所述語音傳輸終端(6)包括對語音信號(hào)進(jìn)行編解碼的語音編解碼處理單元以及與所述語音編解碼處理單元相接的音頻處理模塊Ul)。
4. 按照權(quán)利要求l或2所述的一種無線跳頻數(shù)傳模塊，其特征在于 所述DSP模塊(8)與數(shù)據(jù)傳輸終端(5)之間通過串行口進(jìn)行雙向通信。
5. 按照權(quán)利要求3所述的一種無線跳頻數(shù)傳模塊，其特征在于所述 語音編解碼處理單元為連續(xù)可變斜率調(diào)制解調(diào)功能模塊CVSD (10)。
專利摘要本實(shí)用新型公開了一種無線跳頻數(shù)傳模塊，包括主控單元、對收發(fā)信號(hào)進(jìn)行處理且內(nèi)嵌有頻率控制功能模塊的信號(hào)處理單元、與信號(hào)處理單元相接的信號(hào)發(fā)送單元和信號(hào)接收單元及與信號(hào)處理單元相接的數(shù)據(jù)傳輸終端和語音傳輸終端；信號(hào)處理單元包括現(xiàn)場可編程門陣列模塊FPGA和DSP模塊；現(xiàn)場可編程門陣列模塊FPGA與主控單元相接，DSP模塊與數(shù)據(jù)傳輸終端相接，語音傳輸終端分別與現(xiàn)場可編程門陣列模塊FPGA和DSP模塊相接，信號(hào)發(fā)送單元和信號(hào)接收單元與現(xiàn)場可編程門陣列模塊FPGA相接。本實(shí)用新型結(jié)構(gòu)小型化、操作使用簡便且數(shù)據(jù)傳輸安全可靠，具有無線數(shù)據(jù)傳輸和無線分組網(wǎng)功能，使電臺(tái)與組網(wǎng)相結(jié)合，為客戶提供可靠的通信保障。
文檔編號(hào)H04B1/707GK201341133SQ200920031779
公開日2009年11月4日 申請日期2009年1月21日 優(yōu)先權(quán)日2009年1月21日
發(fā)明者建 喬, 俊 劉, 琦 劉, 延 周, 張寶強(qiáng), 煒 李 申請人:西安烽火電子科技有限責(zé)任公司