專利名稱：基于可編程器件的并行光互連系統(tǒng)的數(shù)據(jù)接收裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種基于可編程器件的并行光互連系統(tǒng)的接收裝置及方法，特別涉及一種12 路并行40Gbps的甚短距離并行光互連系統(tǒng)的接收裝置及方法。
背景技術(shù)：
隨著通信系統(tǒng)中傳輸?shù)臄?shù)據(jù)量的不斷增長，使得越來越多的設備集中到同一個機房，不論 是在中心機房內(nèi)，還是在設備內(nèi)部，其數(shù)據(jù)傳輸速率一般都已超過了 10Gb/s。針對這種在較短 距離內(nèi)高速率的數(shù)據(jù)傳輸，電連接已經(jīng)不再適用，而應用于長距離骨干網(wǎng)的串行同步光傳輸網(wǎng) 絡系統(tǒng)所提供的性能比這種需求高很多，代價也較為昂貴。為此，光網(wǎng)絡互連論壇(OIF， Optical Internetworking Forum)推出了甚短距離光傳輸(VSR, Very Short Reach)技術(shù)。甚短距離光傳 輸系統(tǒng)主要采用并行光互連技術(shù)，使用空分復用的方式在不降低系統(tǒng)總吞吐量的前提下，降低 每根光纖的傳輸速率，從而達到通過采用低成本器件和簡單結(jié)構(gòu)提供一種廉價可靠的傳輸方式 的目的。
光學網(wǎng)際互聯(lián)論壇已經(jīng)通過了 VSR的一系列標準，其中VSR5是面向40Gbps甚短距離傳 輸應用而制定的接口規(guī)范。VSR5中總共提出了二個技術(shù)解決方案，即12路并行技術(shù)方案， 4xlOGb/s單模光纖CWDM方案和單模光纖串行方案。VSR5的并行12路技術(shù)方案的主要由轉(zhuǎn) 換器芯片、光發(fā)射器和光接收器組成。轉(zhuǎn)換器芯片通過SerDes成幀器接口 5(SerDes Frainer Interface-5, SFI-5)接收來自SDH成幀器傳來的16x2.488Gb/s的電信號，然后將其映射入12 路并行發(fā)射通道中，驅(qū)動激光器發(fā)出激光。從激光器發(fā)出的光脈沖以3.318Gb/s的速率在光纖 中傳輸。在接收方向上，光接收器接收3.318Gb/s的光脈沖并轉(zhuǎn)換成電信號送入轉(zhuǎn)換器芯片， 轉(zhuǎn)換器芯片將12路電信號重新組合為2.488Gb/sxl6路數(shù)據(jù)流通過SFI-5接口發(fā)送給SDH成幀 器。
可編程邏輯器件由于具有設計靈活、上市時間短、保密性強、成本低等特點，正在越來越 多的領(lǐng)域得到廣泛應用，特別是近年來生產(chǎn)廠商在其內(nèi)部集成了諸如DSP、存儲器、PCI、收 發(fā)器等強大功能，所以基于可編程邏輯器件實現(xiàn)本發(fā)明是一個很好的選擇。

發(fā)明內(nèi)容
技術(shù)問題本發(fā)明提出了一種基于可編程器件的并行光互連系統(tǒng)的數(shù)據(jù)接收裝置及方法， 為VSR5的并行12路技術(shù)方案的接收端轉(zhuǎn)換芯片提供了一種靈活、實用的實現(xiàn)方法。
技術(shù)方案首先由12路接收串并轉(zhuǎn)換電路將接收到的12路高速串行數(shù)據(jù)轉(zhuǎn)換為12路可 編程邏輯器件可以處理的較低速率的并行數(shù)據(jù)并恢復出相應的時鐘，幀同步電路將接收到的 順序被打亂的碼流進行幀同步，同時給出每路的幀頭指示信號并輸出給通道對齊電路，通道 對齊電路根據(jù)每路的幀頭指示信號對先后到達的12個幀同步電路輸出的數(shù)據(jù)進行對齊， 12-16路映射電路將接收到的來自通道對齊電路輸出的12路數(shù)據(jù)轉(zhuǎn)換為16路的數(shù)據(jù)，通道重 排電路將12-16路映射電路輸出的16路數(shù)據(jù)重排，保證輸出的數(shù)據(jù)與原始發(fā)送的16路數(shù)據(jù)一致，并將重排后的數(shù)據(jù)輸出給去斜移通道生成電路生成去斜移通道，通道重排電路輸出的 16路數(shù)據(jù)及去斜移通道生成電路生成的去斜移通道再輸出給17路發(fā)送并串轉(zhuǎn)換電路，17路 發(fā)送并串轉(zhuǎn)換電路將17路低速并行數(shù)據(jù)轉(zhuǎn)換為17路高速串行信號后輸出。
本發(fā)明的上述目標由下述技術(shù)方案實現(xiàn)
該裝置包括
12路接收串并轉(zhuǎn)換電路，將接收到的12路高速數(shù)據(jù)轉(zhuǎn)換為12路低速并行數(shù)據(jù)并恢復出 相應的時鐘，并輸出至12個幀同步電路；
12個幀同步電路，將接收到的順序被打亂的碼流進行幀同步，給出幀頭指示信號并輸出 至通道對齊電路；
通道對齊電路，對先后到達的12個幀同步電路輸出的數(shù)據(jù)進行對齊，將對齊后的12路 數(shù)據(jù)輸出至12-16路映射電路；
12-16路映射電路，將接收到的來自通道對齊電路輸出的12路數(shù)據(jù)轉(zhuǎn)換為16路的數(shù)據(jù)， 并輸出至通道重排電路；
通道重排電路，將16路數(shù)據(jù)重新排列成原始的發(fā)送數(shù)據(jù)，并輸出至16個發(fā)送并串轉(zhuǎn)換 電路和去斜移通道生成電路；
去斜移通道生成電路，根據(jù)通道重排電路輸出的16路數(shù)據(jù)生成去斜移通道，并輸出至發(fā) 送并串轉(zhuǎn)換電路；
17路發(fā)送并串轉(zhuǎn)換電路，將重排后的17路低速并行數(shù)據(jù)及去斜移通道數(shù)據(jù)轉(zhuǎn)換為17路 高速串行信號后輸出。
應用于基于可編程器件的并行光互連系統(tǒng)的接收裝置的數(shù)據(jù)處理方法為 首先由12路接收串并轉(zhuǎn)換電路將接收到的12路高速數(shù)據(jù)轉(zhuǎn)換為12路的低速并行數(shù)據(jù)并 恢復出相應的時鐘并輸出至12個幀同步電路，幀同步電路，將接收到的順序被打亂的碼流進 行幀同步，同時給出每路的幀頭指示信號并輸出給通道對齊電路，通道對齊電路根據(jù)每路的 幀頭指示信號對先后到達的12個幀同步電路輸出的數(shù)據(jù)進行對齊，將對齊后的12路數(shù)據(jù)輸 出至12-16路映射電路，12-16路映射電路將接收到的來自通道對齊電路輸出的12路數(shù)據(jù)轉(zhuǎn) 換為16路的數(shù)據(jù)，通道重排電路將12-16路映射電路輸出的16路數(shù)據(jù)重排，保證輸出的數(shù) 據(jù)與原始發(fā)送的16路數(shù)據(jù)一致，并將重排后的數(shù)據(jù)輸出16路發(fā)送并串轉(zhuǎn)換電路和去斜移通 道生成電路，去斜移通道生成電路根據(jù)通道重排屯路輸出的16路數(shù)據(jù)生成去斜移通道，并輸 出至發(fā)送并串轉(zhuǎn)換電路，17路發(fā)送并串轉(zhuǎn)換電路，將17路低速并行數(shù)據(jù)轉(zhuǎn)換為17路高速串 行信號后輸出。
對于通道對齊電路，首先將幀同步電路輸出的12路數(shù)據(jù)分別輸入12個寄存器組，同時 根據(jù)幀同步電路輸出的12路幀頭指示信號選出最遲到達的通道，并以此通道為基準計算其他 通道相對于該通道的偏移量，最后，將最遲到達通道的讀指針設為0，計算出其它通道的讀指 針，并將12路信號分別從寄存器組中讀出，使的12路信號的幀頭對齊。
對于12-16路映射電路，首先將輸入12路信號的幀頭指示信號從輸入時鐘域轉(zhuǎn)換至輸出時 鐘域，開一個存儲區(qū)，由輸入幀頭指示信號復位寫指針，由轉(zhuǎn)換至輸出時鐘域的幀頭指示信 號復位讀指針，讀寫指針復位后分別位于存儲區(qū)的中間和起始位置，以保證讀寫區(qū)域不重合。 12路輸入信號依次按照寫指針地址寫入存儲區(qū)，輸出根據(jù)讀指針讀出16路信號。 對于去斜移通道生成電路，使用一個計數(shù)器和一個選擇器配合工作，由選擇器根據(jù)計數(shù)器的結(jié)果依次選擇16路的數(shù)據(jù)通道的數(shù)據(jù)或幀頭數(shù)據(jù)輸出。
有益效果本發(fā)明提出了一種基于可編程邏輯器件實現(xiàn)的VSR5的并行12路技術(shù)方案的 接收裝置及數(shù)據(jù)處理方法，充分利用了可編程器件內(nèi)部的豐富資源，如高速收發(fā)器，寄存器, 存儲器塊，鎖相環(huán)等資源，提出了基于可編程器件的并行光互連系統(tǒng)的接收裝置及數(shù)據(jù)處理 方法，具有極強的實用性。采用本發(fā)明方法構(gòu)建的電路具有結(jié)構(gòu)簡潔，誤碼率低，靈活性高 的特點，實用性較強。實驗表明在Altera公司Stratix IIGXEP2SGX130GFFPGA上可實現(xiàn) 無誤碼傳輸。


圖l是整體電路結(jié)構(gòu)框圖， 圖2是幀同步電路的結(jié)構(gòu)框圖， 圖3是通道對齊電路的結(jié)構(gòu)框圖，
圖4是SFI-5的16路數(shù)據(jù)信號DATA[I5:0]和去斜移信號DSC的時序圖。
具體實施例方式
圖1是本發(fā)明的整體電路結(jié)構(gòu)框圖，首先由12路接收串并轉(zhuǎn)換電路將接收到的12路高 速數(shù)據(jù)轉(zhuǎn)換為12路的低速并行數(shù)據(jù)并恢復出相應的時鐘并輸出至12個幀同步電路，幀同步 電路，將接收到的順序被打亂的碼流進行幀同步，同時給出每路的幀頭指示信號并輸出給通 道對齊電路，通道對齊電路根據(jù)每路的幀頭指示信號對先后到達的12個幀同步電路輸出的數(shù) 據(jù)進行對齊，將對齊后的12路數(shù)據(jù)輸出至12-16路映射電路，12-16路映射電路將接收到的 來自通道對齊電路輸出的12路數(shù)據(jù)轉(zhuǎn)換為16路的數(shù)據(jù)，通道重排電路將12-16路映射電路 輸出的16路數(shù)據(jù)重排，保證輸出的數(shù)據(jù)與原始發(fā)送的16路數(shù)據(jù)一致，并將重排后的數(shù)據(jù)輸 出16路發(fā)送并串轉(zhuǎn)換電路和去斜移通道生成電路，去斜移通道生成電路根據(jù)通道重排電路輸 出的16路數(shù)據(jù)生成去斜移通道，并輸出至發(fā)送并串轉(zhuǎn)換電路，17路發(fā)送并串轉(zhuǎn)換電路將17 路低速并行數(shù)據(jù)轉(zhuǎn)換為17路高速串行信號后輸出。
圖2是幀同步電路的結(jié)構(gòu)框圖，由于在系統(tǒng)的發(fā)送端發(fā)送的為OC768幀按字節(jié)分接至12 路的數(shù)據(jù)，因此每一路數(shù)據(jù)的幀頭都含有64個A1 (F6H)和64個A2 (28H),經(jīng)過串并轉(zhuǎn) 換后，幀的同步碼Al和A2的邊界會以1/32等概率地不確定順序出現(xiàn)在32位的任意一位上， 因此，數(shù)據(jù)必須先通過幀同步電路，搜索出A1A2同步碼，以便進行下一步的通道對齊。由 于每路數(shù)據(jù)的每幀中有64個Al和A2，把每幀的Al按每32位寬為一個周期劃分，則至少 有15(最多16)個周期是同樣的數(shù)據(jù)，這樣，前一個周期的數(shù)據(jù)與后一個周期數(shù)據(jù)的異或結(jié)果 必定是全"0"。而一旦有A2出現(xiàn)的周期到來，異或的結(jié)果就不是全"O"，也就是說只要知道了 第一個異或為"l"的位置，就找到了A1A2的交界。圖2為幀同步電路的結(jié)構(gòu)，由異或邏輯、 二分査找和選擇器等幾個模塊構(gòu)成，其中異或邏輯負責定位A1A2交界處所在的幀，二分查 找模塊則采用二分查找法快速找到并指示A1A2的交界在32位數(shù)據(jù)中的位置，最后由選擇器 模塊選出幀對齊的數(shù)據(jù)。按照這種方法， 一旦二分査找模塊輸出了全部log2N位的查找結(jié)果(N 為位寬)，就指明了前一周期32bit的異或結(jié)果中第1個"l"的位置，從此位置開始輸出的數(shù)據(jù) 即為幀同步序列。
二分查找模塊中的比較器只需要兩位，首先判斷鎖存的異或結(jié)果中第17和16位是否全"0"，如果不是，表示要找的A1A2交界處于31 6位之間；否則，就在15 0位之間。據(jù)此，第 1級選擇器選擇其中的16位作為下一級的數(shù)據(jù)，同時產(chǎn)生通道選擇的第l位信號。依此類推， 直到5位控制信號全部產(chǎn)生為止。
選擇器模塊的結(jié)構(gòu)與二分査找模塊類似，包含5級2:1選擇器，每個選擇器根據(jù)二分査找的 輸出結(jié)果進行選擇。第一級2:1選擇器以前一周期的低16位與當前周期的32位構(gòu)成的48位數(shù)據(jù) 為輸入，根據(jù)二分査找模塊中第一級選擇器的輸出選擇48位中的高32位或低32位輸出，以保 證A1A2的邊界處在第一級2:1選擇器輸出的低6位。第二級2:1選擇器再以前一周期的低8位與 當前周期的32位構(gòu)成輸入，使得A1A2的邊界處在輸出的低8位。依此類推，每一級通道選擇 器寄存上一周期的低位數(shù)據(jù)，根據(jù)所給控制信號選擇輸出。
圖3是通道對齊電路的結(jié)構(gòu)框圖，在定位了 12路數(shù)據(jù)的同步信號之后，還需將各通 道數(shù)據(jù)對齊，這是由于傳輸路徑的不同會引起各個通道的傳輸延遲也有可能不同。將12路信 號分成兩組，第一組為通道0-通道5，并以通道5為基準計算其它通道的偏移量；第二組為 通道6-通道11，以通道ll為基準計算偏移量，其中ptr[n]為通道n的幀頭指示信號，指向每 幀的A1A2交界處。以比較器l為例，將ptr[5]和ptr[4]分別與"l"、 "0"比較，當ptr[5]-l，同 時ptr[4]-0B寸，啟動計數(shù)器進行計數(shù)， 一但ptr[4]變?yōu)?l"則停止計數(shù)，這時的計數(shù)結(jié)果即為通 道4相對于通道5的偏移量。其它通道也采用類似的方法。
偏移量處理單元則計算每組中其它通道相對T基準通道的偏移量。指針處理單元再根據(jù) 通道5相對于通道11的偏移以及兩個偏移量處理單元的結(jié)果，找出最遲到達的通道，并計算出 所有其它通道相對與該通道的偏移。最后，將最遲到達通道的讀指針設為O，計算出其它通道 的讀指針，并將12路信號分別從寄存器組中讀出即可。
12-16路映射電路部分用于將12路數(shù)據(jù)轉(zhuǎn)換成16路數(shù)據(jù)，由于總的數(shù)據(jù)吞吐量不變，每 路數(shù)據(jù)的位寬為16bit或32bit，因此輸入12路數(shù)據(jù)與輸出的16數(shù)據(jù)的工作時鐘頻率必須不同， 輸入輸出數(shù)據(jù)需要在不同時鐘域間傳遞，有可能會出現(xiàn)不滿足觸發(fā)器建立時間和保持時間的 情況，觸發(fā)器容易進入亞穩(wěn)態(tài)。采用兩級采樣同步器消除亞穩(wěn)態(tài)，將輸入12路信號的幀頭指 示信號從輸入時鐘域轉(zhuǎn)換至輸出時鐘域。開一存儲區(qū)，由輸入幀頭指示信號復位寫指針，由 轉(zhuǎn)換至輸出時鐘域的幀頭指示信號復位讀指針，讀寫指針復位后分別位于存儲區(qū)的中間和起 始位置，以保證讀寫區(qū)域不重合。12路輸入信號依次按照寫指針地址寫入存儲區(qū)，輸出根據(jù) 讀指針讀出6路信號。
通道重排電路用于將16路數(shù)據(jù)恢復成SDH成幀器發(fā)送給發(fā)送端的數(shù)據(jù)形式。在VSR5 的12路并行技術(shù)方案中，SDH成幀器將OC768幀按比特分接的方式通過SFI-5接口發(fā)送給 發(fā)送端的轉(zhuǎn)換芯片，發(fā)送轉(zhuǎn)換芯片將數(shù)據(jù)處理后還原成OC768幀按字節(jié)分接的方式發(fā)送給接 收端，因此接收端在將數(shù)據(jù)通過SFI-5接口發(fā)出前需要將16個通道的數(shù)據(jù)重排，恢復成SDH 成幀器發(fā)送給發(fā)送端的數(shù)據(jù)形式。
圖4是SFI-5的16路數(shù)據(jù)信號DATA[15:0]和去斜移信號DSC的時序圖。在每一個DSC 參考幀中，兩個A1 (F6H)和兩個A2 (28H)構(gòu)成幀定界符。4個擴展幀字頭EH1 4(4個 AAH)留作將來使用。16組(每組64比特)從數(shù)據(jù)總線DATA[15:0]采樣得到的數(shù)據(jù)按照從 DATA[15]到DATA[O]的順序復制到去斜移信道。去斜移通道生成電路使用一個計數(shù)器和一個 選擇器配合工作，由選擇器根據(jù)計數(shù)器的結(jié)果依次選擇16路的數(shù)據(jù)通道的數(shù)據(jù)或幀定界符數(shù) 據(jù)輸出。
權(quán)利要求
1、一種基于可編程器件的并行光互連系統(tǒng)的數(shù)據(jù)接收裝置，其特征在于該裝置包括12路接收串并轉(zhuǎn)換電路(101-112)的輸出端分別對應與12路幀同步電路(113-124)連接，將接收到的12路高速數(shù)據(jù)轉(zhuǎn)換為12路低速并行數(shù)據(jù)并恢復出相應的時鐘，并輸出至12路幀同步電路(113-124)；12路幀同步電路(113-124)的輸出端接通道對齊電路(125)，將接收到的順序被打亂的碼流進行幀同步，給出幀頭指示信號并輸出至通道對齊電路(125)；通道對齊電路(125)的輸出端接12-16路映射電路(126)，對先后到達的12個幀同步電路輸出的數(shù)據(jù)進行對齊，將對齊后的12路數(shù)據(jù)輸出至12-16路映射電路(126)；12-16路映射電路(126)的輸出端接通道重排電路(127)，將接收到的來自通道對齊電路輸出的12路數(shù)據(jù)轉(zhuǎn)換為16路的數(shù)據(jù)，并輸出至通道重排電路(127)；通道重排電路(127)的輸出端分別接16個發(fā)送并串轉(zhuǎn)換電路(130-145)和去斜移通道生成電路(128)，將16路數(shù)據(jù)重新排列成原始的發(fā)送數(shù)據(jù)，并分別輸出至16個發(fā)送并串轉(zhuǎn)換電路(130-145)和去斜移通道生成電路(128)；去斜移通道生成電路(128)的輸出端接發(fā)送并串轉(zhuǎn)換電路(129)，根據(jù)通道重排電路輸出的16路數(shù)據(jù)生成去斜移通道，并輸出至發(fā)送并串轉(zhuǎn)換電路(129)；17路發(fā)送并串轉(zhuǎn)換電路(129-145)，將重排后的17路低速并行數(shù)據(jù)及去斜移通道數(shù)據(jù)轉(zhuǎn)換為17路高速串行信號后輸出。
2. —種如權(quán)利要求1所述的基于可編程器件的并行光互連系統(tǒng)的數(shù)據(jù)接收裝置的數(shù)據(jù)處 理方法，其特征在于首先由12路接收串并轉(zhuǎn)換電路(101-112)將接收到的12路高速數(shù)據(jù)轉(zhuǎn)換為12路的低 速并行數(shù)據(jù)并恢復出相應的時鐘并輸出至12個幀同步電路(113-124),幀同步電路(113-124) 將接收到的順序被打亂的碼流進行幀同步，同時給出每路的幀頭指示信號并輸出給通道對齊 電路(125),通道對齊電路(125)根據(jù)每路的幀頭指示信號對先后到達的12個幀同步電路 輸出的數(shù)據(jù)進行對齊，將對齊后的12路數(shù)據(jù)輸出至12-16路映射電路(]26)， 12-16路映射 電路(126)將接收到的來自通道對齊電路輸出的12路數(shù)據(jù)轉(zhuǎn)換為16路的數(shù)據(jù)，通道重排電 路(127)將12-16路映射電路(126)輸出的16路數(shù)據(jù)重排，保證輸出的數(shù)據(jù)與原始發(fā)送的 16路數(shù)據(jù)一致，并將重排后的數(shù)據(jù)輸出16路發(fā)送并串轉(zhuǎn)換電路(130-145)和去斜移通道生 成電路(128)，去斜移通道生成電路(128)根據(jù)通道重排電路輸出的16路數(shù)據(jù)生成去斜移通道，并輸出至發(fā)送并串轉(zhuǎn)換電路(129), 17路發(fā)送并串轉(zhuǎn)換電路(129-145),將17路低速并行數(shù)據(jù)轉(zhuǎn)換為n路高速串行信號后輸出。
3、 根據(jù)權(quán)利要求2所述的基于可編程器件的并行光互連系統(tǒng)的數(shù)據(jù)接收裝置的數(shù)據(jù)處理 方法，其特征在于對于通道對齊電路(125)，首先將幀同步電路輸出的12路數(shù)據(jù)分別輸入 12個寄存器組，同時根據(jù)幀同步電路輸出的12路幀頭指示信號選出最遲到達的通道，并以此 通道為基準計算其他通道相對于該通道的偏移量，最后，將最遲到達通道的讀指針設為0，計 算出其它通道的讀指針，并將12路信號分別從寄存器組中讀出，使12路信號的幀頭對齊。
4、 根據(jù)權(quán)利要求2所述的基于可編程器件的并行光互連系統(tǒng)的數(shù)據(jù)接收裝置的數(shù)據(jù)處理 方法，其特征在于對于12-16路映射電路(126)，首先將輸入12路信號的幀頭指示信號從 輸入時鐘域轉(zhuǎn)換至輸出時鐘域，開一存儲區(qū)，由輸入幀頭指示信號復位寫指針，由轉(zhuǎn)換至輸 出時鐘域的幀頭指示信號復位讀指針，讀寫指針復位后分別位于存儲區(qū)的中間和起始位置， 以保證讀寫區(qū)域不重合。12路輸入信號依次按照寫指針地址寫入存儲區(qū)，輸出根據(jù)讀指針讀 出16路信號。
5、 根據(jù)權(quán)利要求2所述的基于可編程器件的并行光互連系統(tǒng)的數(shù)據(jù)接收裝置的數(shù)據(jù)處理 方法，其特征在于對于去斜移通道生成電路(128),使用一個計數(shù)器和一個選擇器配合工 作，由選擇器根據(jù)計數(shù)器的結(jié)果依次選擇16路的數(shù)據(jù)通道的數(shù)據(jù)或幀頭數(shù)據(jù)輸出。
全文摘要
基于可編程器件的并行光互連系統(tǒng)的數(shù)據(jù)接收裝置和方法涉及一種12路并行40Gbps的甚短距離并行光互連系統(tǒng)的接收裝置及方法。該裝置由接收/發(fā)送串并/并串轉(zhuǎn)換電路，幀同步電路，通道對齊電路、12-16路映射電路，通道重排電路和去斜移通道生成電路構(gòu)成。首先由12路接收串并轉(zhuǎn)換電路將接收到的高速數(shù)據(jù)轉(zhuǎn)換為低速并行數(shù)據(jù)并恢復出相應的時鐘，幀同步電路將接收到的順序被打亂的碼流進行幀同步，同時給出每路的幀頭指示信號用于通道數(shù)據(jù)的幀對齊，換為16路的數(shù)據(jù)，再經(jīng)通道重排電路即可輸出與原始發(fā)送數(shù)據(jù)一致的16路數(shù)據(jù)，并將重排后的數(shù)據(jù)輸出給去斜移通道生成電路生成去斜移通道，生成的17路低速數(shù)據(jù)再經(jīng)發(fā)送并串轉(zhuǎn)換電路轉(zhuǎn)換為17路高速串行信號后輸出。
文檔編號H04L7/00GK101547054SQ20091002672
公開日2009年9月30日 申請日期2009年5月5日 優(yōu)先權(quán)日2009年5月5日
發(fā)明者胡慶生, 多 許 申請人:東南大學