一種基于stt?mram的現(xiàn)場可編程門陣列的制作方法
【專利摘要】本發(fā)明涉及一種基于STT?MRAM的現(xiàn)場可編程門陣列，包括：若干個可重配置邏輯模塊、可編程輸入輸出單元、嵌入式存儲器、單元連接線布線；采用STT?MRAM作為嵌入式存儲器的FPGA，利用STT?MRAM的高速讀寫性能，低功耗性和非易失性，解決傳統(tǒng)SRAM型FPGA可靠性差，上電啟動較慢的問題，以及解決傳統(tǒng)FLASH型FPGA工作頻率低，邏輯資源較少的問題。
【專利說明】
_種基于STT-MRAM的現(xiàn)場可編程門陣列
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及集成電路領(lǐng)域，尤其涉及一種基于STT-MRAM的現(xiàn)場可編程門陣列。
【背景技術(shù)】
[0002]現(xiàn)場可編程門陣列(Field—Programmable Gate Array,FPGA)一種可編程的娃芯片，它是在PAL(ProgrammabIe Array Logic)、GAL(generic array logic)、CPLD(ComplexProgrammable Logic Device)等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。FPGA作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。
[0003]根據(jù)FPGA中使用的片內(nèi)存儲器的類型不同，目前主流的FPGA分為兩類，分別是FLASH型FPGA和SRAM型FPGA。FLASH型FPGA中使用的片內(nèi)存儲器是FLASH存儲器，相比SRAM型FPGA，其優(yōu)點是具有更高的可靠性和安全性，運行功耗更低，無需在FPGA片外配置獨立的非易失存儲器(Non-VoIatiIe Memory)，F(xiàn)PGA上電即可運行；但缺點工作頻率較低，受限于FLASH的工藝尺寸難以進(jìn)一步縮小而資源較少。
[0004]相比FLASH型FPGA，SRAM型FPGA使用的片內(nèi)存儲器是靜態(tài)隨機(jī)存儲器SRAM，其優(yōu)點是主頻高，而且與主流的CMOS工藝完全兼容，因此SRAM型FPGA能夠集成更多的邏輯資源，成本更低;但其缺點是需要在FPGA片外配置非易失存儲器，增加了芯片復(fù)雜度，上電之后配置時間比FLASH型FPGA更長，啟動較慢。

【發(fā)明內(nèi)容】

[0005]本發(fā)明為克服上述的不足之處，目的在于提供一種基于STT-MRAM的現(xiàn)場可編程門陣列，采用STT-MRAM作為嵌入式存儲器的FPGA，利用STT-MRAM的高速讀寫性能，低功耗性和非易失性，解決傳統(tǒng)SRAM型FPGA可靠性差，上電啟動較慢的問題，以及解決傳統(tǒng)FLASH型FPGA工作頻率低，邏輯資源較少的問題。
[0006]本發(fā)明是通過以下技術(shù)方案達(dá)到上述目的:一種基于STT-MRAM的現(xiàn)場可編程門陣列，包括:若干個可重配置邏輯模塊、可編程輸入輸出單元、嵌入式存儲器、單元連接線布線;其中采用STT-MRAM作為嵌入式存儲器;可重配置邏輯模塊通過單元連接線布線分別與可編程輸入輸出單元、嵌入式存儲器連接;若干個可重配置邏輯模塊通過單元連接線布線彼此相連;嵌入式存儲器通過單元連接線布線與可編程輸入輸出單元連接。
[0007]作為優(yōu)選，所述可重配置邏輯模塊由可配置開關(guān)矩陣、多路復(fù)用器和觸發(fā)器組成；可配置開關(guān)矩陣通過多路復(fù)用器與觸發(fā)器連接。
[0008]作為優(yōu)選，所述作為嵌入式存儲器的STT-MRAM基本存儲單元包括磁性隧道結(jié)、MOS場效應(yīng)管、雙向驅(qū)動選擇電路;所述磁性隧道結(jié)與MOS場效應(yīng)管連接;MOS場效應(yīng)管與雙向驅(qū)動選擇電路連接。
[0009]作為優(yōu)選，所述磁性隧道結(jié)是由自由磁性薄膜層、隔離層和固定磁性薄膜層組成；固定磁性薄膜層、隔離層、自由磁性薄膜層自下而上依次堆疊。
[0010]作為優(yōu)選，所述自由磁性薄膜層的磁化取向可改變，固定磁性薄膜層的磁化取向保持不變。
[0011]作為優(yōu)選，當(dāng)自由磁性薄膜層與固定磁性薄膜層的磁化取向相同時，MTJ對外呈現(xiàn)出低阻態(tài)；當(dāng)自由磁性薄膜層與固定磁性薄膜層的磁化取向相反時，MTJ對外呈現(xiàn)出高阻
??τ O
[0012]作為優(yōu)選，所述MOS場效應(yīng)管用于提供磁性隧道結(jié)所需的讀/寫驅(qū)動電流;帶有字線與位線，字線與位線分別與磁性隧道結(jié)連接。
[0013]本發(fā)明的有益效果在于:本發(fā)明采用STT-MRAM作為FPGA的嵌入式存儲器模塊，可實現(xiàn)FPGA掉電之后配置在STT-MRAM中的信息不丟失，相比FLASH型FPGA具有更高的讀寫頻率和更低的功耗，相比SRAM型FPGA具有更大的存儲容量。
【附圖說明】
[0014]圖1是本發(fā)明FPGA的基本結(jié)構(gòu)示意圖；
[0015]圖2是本發(fā)明實施例的STT-MRAM基本存儲單元的結(jié)構(gòu)示意圖。
【具體實施方式】
[0016]下面結(jié)合具體實施例對本發(fā)明進(jìn)行進(jìn)一步描述，但本發(fā)明的保護(hù)范圍并不僅限于此:
[0017]實施例:如圖1所示，一種基于STT-MRAM的現(xiàn)場可編程門陣列由可重配置邏輯模塊I，可編程輸入輸出單元2，嵌入式存儲器3，單元連接線布線4組成?？芍嘏渲眠壿嬆KI，可編程輸入輸出模塊2以及單元連接布線4與傳統(tǒng)的SRAM型FPGA或FLASH型FPGA類似。其中可重配置邏輯模塊I是FPGA內(nèi)的基本邏輯單元，每個可重配置邏輯模塊I都包含一個可配置開關(guān)矩陣，一些多路復(fù)用器和觸發(fā)器，每個FPGA中包含多個可重配置邏輯模塊。可編程輸入輸出單元2是芯片與外界電路的接口部分，完成不同電氣特性下對輸入/輸出信號的驅(qū)動與匹配要求。單元連接布線4負(fù)責(zé)按照用戶需求完成CLB，10B以及嵌入式存儲器之間的連接。
[0018]嵌入式存儲器3是由STT-MRAM構(gòu)成。如圖2所示，STT-MRAM的基本存儲單元是采用集成電路工藝把一個磁性隧道結(jié)(Magnetic Tunneling Junct1n，MTJ)、一個MOS場效應(yīng)管
8、雙向驅(qū)動選擇電路9加工而成。其中MTJ負(fù)責(zé)存儲比特信息，MTJ是由自由磁性薄膜層5(以下簡稱自由層)、隔離層6和固定磁性薄膜層7(以下簡稱固定層)組成。自由層的磁化取向可改變，固定層的磁化取向保持不變。當(dāng)自由層與固定層磁化取向相同時，MTJ對外呈現(xiàn)出低阻態(tài)，當(dāng)自由層與固定層磁化取向相反時，MTJ對外呈現(xiàn)出高阻態(tài)。
[0019]MOS場效應(yīng)管8負(fù)責(zé)提供存儲單元MTJ所需的讀/寫驅(qū)動電流。當(dāng)要對該存儲單元進(jìn)行寫入數(shù)據(jù)操作時，通過該場效應(yīng)管的字線(Word Line，WL)與位線(Bit Line，BL)同時開啟(以N型場效應(yīng)管舉例，WL與BL均加載正電壓則為開啟)即可選中該存儲單元，然后根據(jù)需要寫入的數(shù)據(jù)不同(寫“O”或?qū)憽癐”)，通過雙向驅(qū)動選擇電路9選擇驅(qū)動電流的方向，由場效應(yīng)管8產(chǎn)生寫驅(qū)動電流改變自由層5的磁化取向，從而達(dá)到寫入數(shù)據(jù)的效果。
[0020]當(dāng)要對該存儲單元進(jìn)行讀出數(shù)據(jù)的操作時，通過該場效應(yīng)管的字線與位線同時開啟即可選中該存儲單元，然后通過雙向驅(qū)動選擇電路9選擇驅(qū)動電流方向由固定層7流向自由層5，由場效應(yīng)管8產(chǎn)生讀電流通過MTJ，讀取高、低阻態(tài)信息。
[0021]基于本發(fā)明實現(xiàn)的FPGA，由于采用STT-MRAM介質(zhì)作為嵌入式存儲器，可實現(xiàn)FPGA掉電之后配置在STT-MRAM中的信息不丟失。相比傳統(tǒng)的SRAM型FPGA，不用在上電時從外接獨立式存儲器中讀取信息，啟動速度更快。同時，由于STT-MRAM比FLASH的讀寫速度更快，功耗更低，因此基于本發(fā)明實現(xiàn)的FPGA，相比傳統(tǒng)的FLASH型FPGA具有更高的讀寫頻率和更低的功耗。STT-MRAM存儲器同樣具有極高的訪問速度，讀寫時延可達(dá)5納秒甚至更低，擦寫壽命達(dá)無限次。同時，STT-MRAM在掉電的情況下仍然能可靠保存數(shù)據(jù)，相比SRAM具有更高的存儲密度;且制造成本相對較低。
[0022]以上的所述乃是本發(fā)明的具體實施例及所運用的技術(shù)原理，若依本發(fā)明的構(gòu)想所作的改變，其所產(chǎn)生的功能作用仍未超出說明書及附圖所涵蓋的精神時，仍應(yīng)屬本發(fā)明的保護(hù)范圍。
【主權(quán)項】
1.一種基于STT-MRAM的現(xiàn)場可編程門陣列，其特征在于包括:若干個可重配置邏輯模塊(I)、可編程輸入輸出單元(2)、嵌入式存儲器(3)、單元連接線布線(4);其中采用STT-MRAM作為嵌入式存儲器(3);可重配置邏輯模塊(I)通過單元連接線布線(4)分別與可編程輸入輸出單元(2)、嵌入式存儲器(3)連接;若干個可重配置邏輯模塊(I)通過單元連接線布線(4)彼此相連;嵌入式存儲器(3)通過單元連接線布線(4)與可編程輸入輸出單元(2)連接。2.根據(jù)權(quán)利要求1所述的一種基于STT-MRAM的現(xiàn)場可編程門陣列，其特征在于:所述可重配置邏輯模塊(I)由可配置開關(guān)矩陣、多路復(fù)用器和觸發(fā)器組成;可配置開關(guān)矩陣通過多路復(fù)用器與觸發(fā)器連接。3.根據(jù)權(quán)利要求1所述的一種基于STT-MRAM的現(xiàn)場可編程門陣列，其特征在于:所述作為嵌入式存儲器的STT-MRAM基本存儲單元包括磁性隧道結(jié)、MOS場效應(yīng)管(8)、雙向驅(qū)動選擇電路(9);所述磁性隧道結(jié)與MOS場效應(yīng)管(8)連接;MOS場效應(yīng)管(8)與雙向驅(qū)動選擇電路(9)連接。4.根據(jù)權(quán)利要求3所述的一種基于STT-MRAM的現(xiàn)場可編程門陣列，其特征在于:所述磁性隧道結(jié)是由自由磁性薄膜層(5)、隔離層(6)和固定磁性薄膜層(7)組成；固定磁性薄膜層(7)、隔離層(6)、自由磁性薄膜層(5)自下而上依次堆疊。5.根據(jù)權(quán)利要求4所述的一種基于STT-MRAM的現(xiàn)場可編程門陣列，其特征在于:所述自由磁性薄膜層(5)的磁化取向可改變，固定磁性薄膜層(7)的磁化取向保持不變。6.根據(jù)權(quán)利要求5所述的一種基于STT-MRAM的現(xiàn)場可編程門陣列，其特征在于:當(dāng)自由磁性薄膜層(5)與固定磁性薄膜層(7)的磁化取向相同時，MTJ對外呈現(xiàn)出低阻態(tài)；當(dāng)自由磁性薄膜層(5)與固定磁性薄膜層(7)的磁化取向相反時，MTJ對外呈現(xiàn)出高阻態(tài)。7.根據(jù)權(quán)利要求3所述的一種基于STT-MRAM的現(xiàn)場可編程門陣列，其特征在于:所述MOS場效應(yīng)管(8)用于提供磁性隧道結(jié)所需的讀/寫驅(qū)動電流;帶有字線與位線，字線與位線分別與磁性隧道結(jié)連接。
【文檔編號】G11C11/16GK106059567SQ201610362193
【公開日】2016年10月26日
【申請日】2016年5月27日
【發(fā)明人】徐庶, 孟皓, 李輝輝
【申請人】中電海康集團(tuán)有限公司