專利名稱：主從設(shè)備通信電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電子設(shè)備間的通信電路，特別涉及一種主設(shè)備與從設(shè)備之間的通信電路
背景技術(shù)：
在數(shù)字電路中以總線方式連接在一起的多個設(shè)備中， 一個是主設(shè)備，其他的都是從設(shè)備 。例如，在一個由中央處理器(CPU)、動態(tài)隨機存取存儲器(DRAM)、閃存(FLASH)、數(shù) 字信號處理器(DSP)、以及具有特殊功能的專用處理芯片等組成的一個系統(tǒng)中，CPU通常為 主設(shè)備，其他設(shè)備為從設(shè)備。
一般情況下，主設(shè)備訪問 一個從設(shè)備時只需向從設(shè)備發(fā)送一選通信號即可實現(xiàn)兩者的通 信，但有時由于從設(shè)備還未處于就緒狀態(tài)就被主設(shè)備選通，從而可能導(dǎo)致數(shù)據(jù)傳輸發(fā)生錯誤

發(fā)明內(nèi)容
鑒于以上內(nèi)容，有必要提供一種主從設(shè)備通信電路，以確保主從設(shè)備通信時從設(shè)備已處 于就緒狀態(tài)。
一種主從設(shè)備通信電路，包括一主設(shè)備、 一從設(shè)備及一連接所述主設(shè)備及從設(shè)備的總線 ，所述從設(shè)備包括一連接所述總線的總線開關(guān)及一狀態(tài)偵測電路，所述狀態(tài)偵測電路包括一 電壓輸入端及一偵測信號輸出端，所述主設(shè)備的一電源端與所述電壓輸入端相連，所述偵測 信號輸出端與所述主設(shè)備的一觸發(fā)引腳及所述總線開關(guān)相連，當(dāng)所述電源端有電壓輸出給所 述狀態(tài)偵測電路時，所述狀態(tài)偵測電路經(jīng)一延遲時間后通過所述偵測信號輸出端輸出一控制 信號以導(dǎo)通所述總線開關(guān)，并同時觸發(fā)所述主設(shè)備與從設(shè)備進行通信。
相較現(xiàn)有技術(shù)，所述從設(shè)備應(yīng)用所述狀態(tài)偵測電路偵測主設(shè)備的電壓信號，并經(jīng)一延遲 時間后通過所述偵測信號輸出端輸出一控制信號以導(dǎo)通所述總線開關(guān)，同時觸發(fā)所述主設(shè)備 與從設(shè)備進行通信，從而確保了從設(shè)備在就緒后與主設(shè)備進行通信，避免了因從設(shè)備未就緒 而導(dǎo)致的數(shù)據(jù)傳輸錯誤。


下面結(jié)合附圖及較佳實施方式對本發(fā)明作進一步詳細描述 圖l是本發(fā)明主從設(shè)備通信電路較佳實施方式的框圖。
4圖2是圖1從設(shè)備中的狀態(tài)偵測電路的電路圖。
具體實施例方式
請共同參考圖1及圖2，本發(fā)明主從設(shè)備通信電路的較佳實施方式包括一主設(shè)備IO、 一從 設(shè)備20及一連接所述主設(shè)備10及從設(shè)備20的總線30。所述從設(shè)備20包括一總線開關(guān)22及一狀 態(tài)偵測電路24，所述狀態(tài)偵測電路24用于偵測主設(shè)備10的電壓信號，并產(chǎn)生一延遲時間以確 保從設(shè)備20已處于就緒狀態(tài)，并在所述延遲時間后輸出一控制信號以控制所述總線開關(guān)22導(dǎo) 通，從而實現(xiàn)主設(shè)備10與從設(shè)備20之間進行通信。
所述狀態(tài)偵測電路24包括一第一比較器0P1、 一第二比較器0P2、 一第一開關(guān)元件(本實 施方式為一NPN型三極管Q1)、 一第二開關(guān)元件(本實施方式為一NPN型三極管Q2)、 一第一 電阻R1、 一第二電阻R2、 一第三電阻R3、 一第一電容C1、 一第二電容C2及一第三電容C3。
所述主設(shè)備IO的一 電源端VDD分別經(jīng)所述第一 電阻R1與所述第一 比較器0P1的反相輸入端 相連及與所述第二比較器0P2的同相輸入端相連，所述第一電容C1串接于所述第一比較器 0P1的反相輸入端與地之間。所述第一比較器0P1的同相輸入端與所述第二比較器0P2的反相 輸入端相連后與一參考電壓源VREF相連。所述第一比較器0P1及第二比較器0P2的正極電源端 與所述電源端VDD相連，負極電源端相連后接地。所述第一比較器0P1的輸出端與所述三極管 Q1的基極相連并通過所述第二電容C2后接地，所述電源端VDD還通過所述第二電阻R2與所述 三極管Q1的基極相連，所述三極管Q1的集電極通過所述第三電阻R3與所述電源端VDD相連并 作為一偵測信號輸出端T1與所述主設(shè)備10的一觸發(fā)引腳相連，所述觸發(fā)引腳可為一通用輸入 輸出(General Purpose 1/0， GPIO)引腳，所述三極管Q1的發(fā)射極與所述三極管Q2的集電 極相連。所述第二比較器OP2的輸出端與所述三極管Q2的基極相連并通過所述第三電容C3后 接地，所述三極管Q2的發(fā)射極接地。
其中，所述第二電容C2及第三電容C3起到濾波的作用，所述第二電阻R2及第三電阻R3為 上拉電阻，為進一步節(jié)省成本，可將上述四個元件刪除，刪除后所述三極管Q1的集電極直接 與所述電源端VDD相連即可。
當(dāng)所述主設(shè)備10預(yù)與所述從設(shè)備20通信時，所述主設(shè)備10通過所述電源端VDD給所述從 設(shè)備20供電，即所述狀態(tài)偵測電路24接收所述電源端VDD的電壓信號。此時，由于所述第一 比較器0P1的反相輸入端與所述電源端VDD之間連接由所述第一電阻R1及第一電容C1組成的延 遲電路，故初始時所述第一比較器0P1的反相輸入端的電壓小于同相輸入端的電壓，其輸出 端輸出高電平，使所述三極管Q1導(dǎo)通，同時所述第二比較器0P2反相輸入端的電壓也小于同 相輸入端的電壓，其輸出端輸出高電平，使所述三極管Q2導(dǎo)通，所述偵測信號輸出端T1輸出一低電平信號給所述主設(shè)備10的觸發(fā)引腳。經(jīng)過由所述第一電阻R1及第一電容C1組成的延遲 電路所產(chǎn)生的一延遲時間后所述第一比較器0P1的反相輸入端的電壓大于同相輸入端的電壓 ，使所述三極管Q1截止，使所述偵測信號輸出端T1輸出一高電平信號給所述主設(shè)備10的觸發(fā) 引腳，從而所述主設(shè)備10的觸發(fā)引腳接收到了一個由低到高變化的控制信號，以觸發(fā)所述主 設(shè)備10與從設(shè)備20通信。所述控制信號的脈寬可通過調(diào)整所述第一電阻R1及第一電容C1的值 來改變，即改變延遲時間，以滿足實際中從設(shè)備20的準(zhǔn)備就緒時間。同時，所述偵測信號輸 出端T1發(fā)出的控制信號也控制所述總線開關(guān)22導(dǎo)通，從而使所述主設(shè)備10與從設(shè)備20通過所 述總線30實現(xiàn)通信。所述第二比較器0P2是用于提高所述第一比較器0P1的工作穩(wěn)定性，為節(jié) 省成本，也可將所述第二比較器0P2、三極管Q2及第三電容C3刪除，將所述三極管Q1的發(fā)射 極直接接地即可。
本發(fā)明主從設(shè)備通信電路可在主設(shè)備10供電給從設(shè)備20后產(chǎn)生一延遲時間，以確保所述 從設(shè)備20已準(zhǔn)備就緒，再將就緒的從設(shè)備20與主設(shè)備10進行通信，從而保證了主設(shè)備10與從 設(shè)備20之間數(shù)據(jù)傳輸不會發(fā)生錯誤。
權(quán)利要求
權(quán)利要求1一種主從設(shè)備通信電路，包括一主設(shè)備、一從設(shè)備及一連接所述主設(shè)備及從設(shè)備的總線，其特征在于所述從設(shè)備包括一連接所述總線的總線開關(guān)及一狀態(tài)偵測電路，所述狀態(tài)偵測電路包括一電壓輸入端及一偵測信號輸出端，所述主設(shè)備的一電源端與所述電壓輸入端相連，所述偵測信號輸出端與所述主設(shè)備的一觸發(fā)引腳及所述總線開關(guān)相連，當(dāng)所述電源端有電壓輸出給所述狀態(tài)偵測電路時，所述狀態(tài)偵測電路經(jīng)一延遲時間后通過所述偵測信號輸出端輸出一控制信號以導(dǎo)通所述總線開關(guān)，并同時觸發(fā)所述主設(shè)備與從設(shè)備進行通信。
2 如權(quán)利要求l所述的主從設(shè)備通信電路，其特征在于所述狀態(tài) 偵測電路包括一第一比較器、 一第一開關(guān)元件、 一第一電阻及一第一電容，所述主設(shè)備的電 源端經(jīng)所述第一電阻與所述第一比較器的反相輸入端相連，所述第一電容串接于所述第一比 較器的反相輸入端與地之間，所述第一比較器的同相輸入端與一參考電壓源相連，所述第一 比較器的輸出端與所述第一開關(guān)的第一端相連，所述第一開關(guān)元件的第二端與所述主設(shè)備的 電源端相連并作為所述偵測信號輸出端，所述第一開關(guān)元件的第三端接地，當(dāng)所述第一比較 器輸出高電平時，所述第一開關(guān)元件導(dǎo)通，當(dāng)所述第一比較器輸出低電平時，所述第一開關(guān) 元件截止。
3 如權(quán)利要求l所述的主從設(shè)備通信電路，其特征在于所述狀態(tài) 偵測電路包括一第一比較器、 一第二比較器、 一第一開關(guān)元件、 一第二開關(guān)元件、 一第一電 阻及一第一電容，所述主設(shè)備的電源端經(jīng)所述第一電阻與所述第一比較器的反相輸入端相連 ，并與所述第二比較器的同相輸入端相連，所述第一電容串接于所述第一比較器的反相輸入 端與地之間，所述第一比較器的同相輸入端與所述第二比較器的反相輸入端相連后與一參考 電壓源相連，所述第一比較器的輸出端與所述第一開關(guān)的第一端相連，所述第一開關(guān)元件的 第二端與所述電源端相連并作為所述偵測信號輸出端，所述第一開關(guān)元件的第三端與所述第 二開關(guān)元件的第二端相連，所述第二比較器的輸出端與所述第二開關(guān)元件的第一端相連，所 述第二開關(guān)元件的第三端接地，當(dāng)所述第一比較器分別輸出高電平及低電平時，所述第一開關(guān)元件分別導(dǎo)通及截止，當(dāng)所述第二比較器分別輸出高電平及低電平時，所述第二開關(guān)元件 分別導(dǎo)通及截止。
4.如權(quán)利要求3所述的主從設(shè)備通信電路，其特征在于所述第二 開關(guān)元件為一NPN型三極管，其第一端、第二端及第三端分別對應(yīng)三極管的基極、集電極及 發(fā)射極。
5.如權(quán)利要求3所述的主從設(shè)備通信電路，其特征在于所述第二 開關(guān)元件的第一端與地之間還串接一第三電容。
6.如權(quán)利要求2或3所述的主從設(shè)備通信電路 一開關(guān)元件為一NPN型三極管，其第一端、第二端及第三端分別對應(yīng) 及發(fā)射極。
7.如權(quán)利要求2或3所述的主從設(shè)備通信電路 源端與所述第一開關(guān)元件的第一端之間還串接一第二電阻。
8.如權(quán)利要求2或3所述的主從設(shè)備通信電路 源端與所述第一開關(guān)元件的第二端之間還串接一第三電阻。
9.如權(quán)利要求2或3所述的主從設(shè)備通信電路 一開關(guān)元件的第一端與地之間還串接一第二電容。
10.如權(quán)利要求l所述的主從設(shè)備通信電路，其特征在于所述主設(shè) 備的觸發(fā)引腳為一通用輸入輸出引腳。，其特征在于所述第三極管的基極、集電極，其特征在于所述電 ，其特征在于所述電 ，其特征在于所述第
全文摘要
一種主從設(shè)備通信電路，包括一主設(shè)備、一從設(shè)備及一連接所述主設(shè)備及從設(shè)備的總線，所述從設(shè)備包括一連接所述總線的總線開關(guān)及一狀態(tài)偵測電路，所述狀態(tài)偵測電路包括一電壓輸入端及一偵測信號輸出端，所述主設(shè)備的一電源端與所述電壓輸入端相連，所述偵測信號輸出端與所述主設(shè)備的一觸發(fā)引腳及所述總線開關(guān)相連，當(dāng)所述電源端有電壓輸出給所述狀態(tài)偵測電路時，所述狀態(tài)偵測電路經(jīng)一延遲時間后通過所述偵測信號輸出端輸出一控制信號以導(dǎo)通所述總線開關(guān)，并同時觸發(fā)所述主設(shè)備與從設(shè)備進行通信。所述主從設(shè)備通信電路可確保從設(shè)備就緒后與主設(shè)備進行通信。
文檔編號H04L1/24GK101453313SQ20071020288
公開日2009年6月10日 申請日期2007年12月6日 優(yōu)先權(quán)日2007年12月6日
發(fā)明者謝明志, 陳旸元 申請人:鴻富錦精密工業(yè)(深圳)有限公司;鴻海精密工業(yè)股份有限公司