專(zhuān)利名稱(chēng)：一種基于全數(shù)字邏輯電路的信道編碼控制系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種基于全數(shù)字邏輯電路的信道編碼控制系統(tǒng)，具體地說(shuō)，是涉及一種用于基于全數(shù)字邏輯電路的遙測(cè)通訊信道編碼控制系統(tǒng)。
背景技術(shù)：
目前的信道編碼控制系統(tǒng)在具體應(yīng)用領(lǐng)域存在一些不足A、電路復(fù)雜，故障出現(xiàn)率高；B、功耗和體積較大；C、糾錯(cuò)編碼缺乏有效控制；D、需要軟件協(xié)助工作。

發(fā)明內(nèi)容
本發(fā)明的目的是克服上述現(xiàn)有技術(shù)中存在的缺陷，從而提供一種一種基于全數(shù)字邏輯電路，特別適用于嵌入式系統(tǒng)。
為了實(shí)現(xiàn)上述目的，本發(fā)明提供了一種基于全數(shù)字邏輯電路的信道編碼控制系統(tǒng)，包括系統(tǒng)時(shí)鐘單元1，用于提供該系統(tǒng)正常運(yùn)行的基本工作時(shí)鐘。
速率切換單元2，用于系統(tǒng)工作頻率和數(shù)據(jù)輸出速率的切換。
數(shù)據(jù)調(diào)度單元3，根據(jù)數(shù)據(jù)輸入流量，調(diào)度數(shù)據(jù)的流向。
糾錯(cuò)編碼交錯(cuò)單元4，用于控制數(shù)據(jù)輸入和輸出交錯(cuò)設(shè)置的糾錯(cuò)編碼單元。
數(shù)據(jù)輸入接口單元5，用于數(shù)據(jù)輸入接收控制。
系統(tǒng)外圍電路單元6，用于數(shù)據(jù)輸出發(fā)送控制。
上述技術(shù)方案中，所述的速率切換單元2中包含了一組計(jì)數(shù)器及其相關(guān)邏輯，由此控制速率切換。
上述技術(shù)方案中，所述的數(shù)據(jù)調(diào)度單元3中包含了一組邏輯控制電路，由此調(diào)度數(shù)據(jù)流向。
上述技術(shù)方案中，所述的糾錯(cuò)編碼交錯(cuò)單元4中包含了一組數(shù)據(jù)交錯(cuò)控制電路，由此控制數(shù)據(jù)編碼。
上述技術(shù)方案中，所述的數(shù)據(jù)輸入接口單元5中包含了一組數(shù)據(jù)接收及其轉(zhuǎn)換電路。
上述技術(shù)方案中，所述的系統(tǒng)外圍電路單元6中包含了一組數(shù)據(jù)轉(zhuǎn)換及其輸出控制電路。
本發(fā)明方法的優(yōu)點(diǎn)在于對(duì)于本發(fā)明來(lái)說(shuō)，由于是就基于全數(shù)字邏輯電路，可靠性和穩(wěn)定性較高，而且體積和功耗低，就設(shè)計(jì)方法而言，易于實(shí)現(xiàn)。


具體實(shí)施例方式
下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述。
本發(fā)明提供了一種基于全數(shù)字邏輯電路的信道編碼控制系統(tǒng)，包括系統(tǒng)時(shí)鐘單元1，用于提供該系統(tǒng)正常運(yùn)行的基本工作時(shí)鐘。
速率切換單元2，用于系統(tǒng)工作頻率和數(shù)據(jù)輸出速率的切換。
數(shù)據(jù)調(diào)度單元3，根據(jù)數(shù)據(jù)輸入流量，調(diào)度數(shù)據(jù)的流向。
糾錯(cuò)編碼交錯(cuò)單元4，用于控制數(shù)據(jù)輸入和輸出交錯(cuò)設(shè)置的糾錯(cuò)編碼單元。
數(shù)據(jù)輸入接口單元5，用于數(shù)據(jù)輸入接收控制。
系統(tǒng)外圍電路單元6，用于數(shù)據(jù)輸出發(fā)送控制。
所述的速率切換單元2中包含了一組計(jì)數(shù)器及其相關(guān)邏輯，由此控制速率切換。
所述的數(shù)據(jù)調(diào)度單元(3)中包含了一組邏輯控制電路，由此調(diào)度數(shù)據(jù)流向。
所述的糾錯(cuò)編碼交錯(cuò)單元(4)中包含了一組數(shù)據(jù)交錯(cuò)控制電路，由此控制數(shù)據(jù)編碼。
所述的數(shù)據(jù)輸入接口單元(5)中包含了一組數(shù)據(jù)接收及其轉(zhuǎn)換電路。
所述的系統(tǒng)外圍電路單元(6)中包含了一組數(shù)據(jù)轉(zhuǎn)換及其輸出控制電路。
權(quán)利要求
1.一種基于全數(shù)字邏輯電路的信道編碼控制系統(tǒng)，包括系統(tǒng)時(shí)鐘單元(1)，用于提供該系統(tǒng)正常運(yùn)行的基本工作時(shí)鐘。速率切換單元(2)，用于系統(tǒng)工作頻率和數(shù)據(jù)輸出速率的切換。數(shù)據(jù)調(diào)度單元(3)，根據(jù)數(shù)據(jù)輸入流量，調(diào)度數(shù)據(jù)的流向。糾錯(cuò)編碼交錯(cuò)單元(4)，用于控制數(shù)據(jù)輸入和輸出交錯(cuò)設(shè)置的糾錯(cuò)編碼單元。數(shù)據(jù)輸入接口單元(5)，用于數(shù)據(jù)輸入接收控制。系統(tǒng)外圍電路單元(6)，用于數(shù)據(jù)輸出發(fā)送控制。
2.根據(jù)權(quán)利要求1所述的基于全數(shù)字邏輯電路的信道編碼控制系統(tǒng)，其特征在于，所述的速率切換單元(2)中包含了一組計(jì)數(shù)器及其相關(guān)邏輯，由此控制速率切換。
3.根據(jù)權(quán)利要求1所述的基于全數(shù)字邏輯電路的信道編碼控制系統(tǒng)，其特征在于，所述的數(shù)據(jù)調(diào)度單元(3)中包含了一組邏輯控制電路，由此調(diào)度數(shù)據(jù)流向。
4.根據(jù)權(quán)利要求1所述的基于全數(shù)字邏輯電路的信道編碼控制系統(tǒng)，其特征在于，所述的糾錯(cuò)編碼交錯(cuò)單元(4)中包含了一組數(shù)據(jù)交錯(cuò)控制電路，由此控制數(shù)據(jù)編碼。
5.根據(jù)權(quán)利要求1所述的基于全數(shù)字邏輯電路的信道編碼控制系統(tǒng)，其特征在于，所述的數(shù)據(jù)輸入接口單元(5)中包含了一組數(shù)據(jù)接收及其轉(zhuǎn)換電路。
6.根據(jù)權(quán)利要求1所述的基于全數(shù)字邏輯電路的信道編碼控制系統(tǒng)，其特征在于，所述的系統(tǒng)外圍電路單元(6)中包含了一組數(shù)據(jù)轉(zhuǎn)換及其輸出控制電路。
全文摘要
本發(fā)明公開(kāi)了一種基于全數(shù)字邏輯電路的信道編碼控制系統(tǒng)，其結(jié)構(gòu)由系統(tǒng)時(shí)鐘單元、速率切換單元、數(shù)據(jù)調(diào)度單元、糾錯(cuò)編碼交錯(cuò)單元、數(shù)字量輸入接口單元、系統(tǒng)外圍電路單元等所組成。整個(gè)系統(tǒng)采用VHDL語(yǔ)言描述并通過(guò)FPGA實(shí)現(xiàn)。
文檔編號(hào)H04L1/00GK101030953SQ20061007834
公開(kāi)日2007年9月5日 申請(qǐng)日期2006年5月11日 優(yōu)先權(quán)日2006年5月11日
發(fā)明者白云飛, 陳小敏, 孫輝先, 滕學(xué)劍, 王蔚, 汪大星, 安軍社 申請(qǐng)人:中國(guó)科學(xué)院空間科學(xué)與應(yīng)用研究中心