專利名稱：時分復(fù)用可編程復(fù)接裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是一種用于多路數(shù)據(jù)信號復(fù)接的裝置，尤其是用于提升系統(tǒng)數(shù)據(jù)傳輸速率的時分復(fù)用可編程復(fù)接裝置。
(二)技術(shù)背景目前，時分復(fù)用系統(tǒng)通過對多路數(shù)據(jù)信號進(jìn)行復(fù)接而獲得一路高速信號，達(dá)到提升系統(tǒng)數(shù)據(jù)傳輸速率的目的。國際傳輸標(biāo)準(zhǔn)-同步數(shù)字體系(SDH)中，數(shù)據(jù)速率分為STM-1，STM-4，STM-16，STM-64的等級。各數(shù)據(jù)傳輸速率等級之間的提升是通過將4路數(shù)據(jù)進(jìn)行復(fù)接實現(xiàn)。美國的同步光網(wǎng)絡(luò)標(biāo)準(zhǔn)(SONET)定義的數(shù)據(jù)傳輸?shù)燃塐C-3，OC-12，OC-48，OC-192的速率分別和STM-1、STM-4、STM-16、STM-64相一致，且也是通過4路數(shù)據(jù)到1路的復(fù)接實現(xiàn)傳輸速率的提升。但數(shù)據(jù)傳輸速率從等級OC-1到等級OC-3的變換是通過將3路數(shù)據(jù)復(fù)接到1路來實現(xiàn)的。在千兆以太網(wǎng)及萬兆以太網(wǎng)系統(tǒng)中，經(jīng)過8B/10B編碼的10路數(shù)據(jù)需要進(jìn)行復(fù)接產(chǎn)生1路高速信號，因此可以通過先將兩組5路信號復(fù)接，再進(jìn)行2路信號復(fù)接來實現(xiàn)。綜上所述，在時分復(fù)用系統(tǒng)中需要2路、3路、4路或5路到1路的復(fù)接及其組合。但在至今為止的系統(tǒng)中，以上復(fù)接功能不能由相同的復(fù)接方法和裝置實現(xiàn)，而要針對不同的復(fù)接模式，采用不同的復(fù)接方法和裝置。這增加了系統(tǒng)設(shè)計及實現(xiàn)的復(fù)雜度，同時不利于大規(guī)模集成。
(三)技術(shù)內(nèi)容技術(shù)問題本發(fā)明提供一種擴(kuò)展性好的用于提升系統(tǒng)數(shù)據(jù)傳輸速率的時分復(fù)用可編程復(fù)接裝置，它能夠根據(jù)對編程端的設(shè)置，實現(xiàn)N路數(shù)據(jù)至1路數(shù)據(jù)的復(fù)接，N取值為2、3、4或5。
技術(shù)方案一種用于提升系統(tǒng)數(shù)據(jù)傳輸速率的時分復(fù)用可編程復(fù)接裝置，包括5級串聯(lián)復(fù)接單元和可編程分頻器，可編程分頻器的時鐘輸出端連接于5級串聯(lián)復(fù)接單元的數(shù)據(jù)采樣控制端，該可編程分頻器是分頻比為N且分頻時鐘的占空比為1∶(N-1)，N為2、3、4或5的可編程分頻器，在可編程分頻器上設(shè)有第1編程控制端和第2編程控制端，可編程分頻器的時鐘輸入端與5級串聯(lián)復(fù)接單元的時鐘輸入端相連接。
有益效果①本發(fā)明利用可編程分頻器實現(xiàn)可選擇的5∶1、4∶1、3∶1、2∶1的多模式復(fù)接。本發(fā)明的兩位編程輸入端根據(jù)不同的應(yīng)用背景，可設(shè)置為11、10、01、00四種狀態(tài)，由其控制的時鐘分頻器發(fā)生狀態(tài)跳轉(zhuǎn)，產(chǎn)生出四種占空比為1∶(N-1)即1∶4、1∶3、1∶2、1∶1的N分頻時鐘(N取2，3，4或5)控制數(shù)據(jù)采樣時間和數(shù)據(jù)移位時間的比例，由此通過編程設(shè)置實現(xiàn)了5∶1、4∶1、3∶1、2∶1的四種不同的復(fù)接模式。N路數(shù)據(jù)信號(N為2、3、4或5)通過5級串聯(lián)復(fù)接單元輸入到可編程復(fù)接器，且工作在同步狀態(tài)，并由占空比為1∶1的移位時鐘和由該時鐘編程分頻得到的占空比為1∶(N-1)的時鐘控制N路數(shù)據(jù)采樣和時鐘同步。在分頻時鐘的高電平狀態(tài)，通過數(shù)據(jù)選擇器對數(shù)據(jù)進(jìn)行采樣，繼而在分頻時鐘低電平狀態(tài)，采樣得到的數(shù)據(jù)通過移位時鐘在5級串聯(lián)復(fù)接單元中同步移位生成高速復(fù)接數(shù)據(jù)。②本發(fā)明能夠提高擴(kuò)展的靈活性。以本發(fā)明為基本單元，采用級聯(lián)的方式擴(kuò)展復(fù)接模式，就可以實現(xiàn)除了大于6的質(zhì)數(shù)及該質(zhì)數(shù)整數(shù)倍復(fù)接模式之外的多路復(fù)接，從而實現(xiàn)靈活運用。③由于本發(fā)明擴(kuò)展時的同一級可編程復(fù)接器的編程端設(shè)置相同，同時擴(kuò)展時的閑置數(shù)據(jù)輸入端無需進(jìn)行特殊處理，從而使本發(fā)明易于擴(kuò)展。所以本發(fā)明具有良好的擴(kuò)展性能。


圖1是本發(fā)明的框圖。
圖2是本發(fā)明的第一實施例的電路圖。
圖3是本發(fā)明的第二實施例的電路圖。
圖4是本發(fā)明的第三實施例的電路圖。
(五)實施方案實施例1本發(fā)明是一種用于提升系統(tǒng)數(shù)據(jù)傳輸速率的時分復(fù)用可編程復(fù)接裝置，包括5級串聯(lián)復(fù)接單元1和可編程分頻器2，可編程分頻器2的時鐘輸出端27連接于5級串聯(lián)復(fù)接單元1的數(shù)據(jù)采樣控制端，該可編程分頻器2是分頻比為N且分頻時鐘的占空比為1∶(N-1)，N為2、3、4或5的可編程分頻器，在可編程分頻器2上設(shè)有第1編程控制端25和第2編程控制端26，可編程分頻器2的時鐘輸入端與5級串聯(lián)復(fù)接單元1的時鐘輸入端相連接；可編程分頻器2由第1寄存器21、第2寄存器22、第3寄存器23、第1與非門221、第2與非門222、前級與門231、后級與門232及異或門241組成，第1寄存器21、第2寄存器22及第3寄存器23的時鐘輸入端相連接并作為可編程分頻器2的時鐘輸入端，第1與非門221的輸入端之一為第1編程控制端25，第2與非門222的輸入端之一為第2編程控制端26，第1及第2與非門221、222的輸出端分別連接于前級與門231的兩個輸入端，前級與門231的輸出端連接于第1寄存器21的數(shù)據(jù)輸入端，第1寄存器21的數(shù)據(jù)輸出端連接于異或門241的一個輸入端和后級與門232的一個輸入端且連接于第2與非門222的另一個輸入端，異或門241的輸出端連接于第2寄存器22的數(shù)據(jù)輸入端，第2寄存器22的數(shù)據(jù)輸出端連接于后級與門232的另一個輸入端并反饋至異或門241的另一個輸入端，后級與門232的輸出端連接于第3寄存器23的數(shù)據(jù)輸入端，第3寄存器23的數(shù)據(jù)輸出端作為可編程分頻器2的時鐘輸出端27，且該輸出端連接于第1與非門221的另一輸入端；上述5級串聯(lián)復(fù)接單元1由4個同步寄存器111、112、113和114及4個數(shù)據(jù)選擇器121、122、123和124組成，4個同步寄存器和4個數(shù)據(jù)選擇器構(gòu)成串行結(jié)構(gòu)，位于最前一級的同步寄存器的輸入端及4個數(shù)據(jù)選擇器各自的另一個輸入端作為5級串聯(lián)復(fù)接單元1的5路數(shù)據(jù)輸入端，4個數(shù)據(jù)選擇器的數(shù)據(jù)選擇控制端相連作為5級串聯(lián)復(fù)接單元1的數(shù)據(jù)采樣控制端，4個同步寄存器的時鐘輸入端相連作為5級串聯(lián)復(fù)接單元1的時鐘輸入端。
實施例2本發(fā)明是一種用于提升系統(tǒng)數(shù)據(jù)傳輸速率的時分復(fù)用可編程復(fù)接裝置，包括5級串聯(lián)復(fù)接單元1和可編程分頻器2，可編程分頻器2的時鐘輸出端27連接于5級串聯(lián)復(fù)接單元1的數(shù)據(jù)采樣控制端，該可編程分頻器2是分頻比為N且分頻時鐘的占空比為1∶(N-1)，N為2、3、4或5的可編程分頻器，在可編程分頻器2上設(shè)有第1編程控制端25和第2編程控制端26，可編程分頻器2的時鐘輸入端與5級串聯(lián)復(fù)接單元1的時鐘輸入端相連接；可編程分頻器2由第1寄存器21、第2寄存器22、第3寄存器23、第1與門321、第2與門322、前級或非門331、3個非門351、352和353、異或門341和后級或非門332組成，第1寄存器21、第2寄存器22及第3寄存器23的時鐘輸入端相連并作為可編程分頻器2的時鐘輸入端，第1與門321的一個輸入端及第2與門322的一個輸入端分別作為第1編程控制端25和第2編程控制端26，第1與門321的輸出端和第2與門322的輸出端分別連接于前級或非門331的兩個輸入端，前級或非門331的輸出端連接于第1寄存器21的數(shù)據(jù)輸入端，第1寄存器21的數(shù)據(jù)輸出端反饋至第2與門322的另一個輸入端，同時連接于非門351的輸入端和另一非門352的輸入端，非門351的輸出端連接于異或門341的一個輸入端，另一非門352的輸出端連接于后級或非門332的一個輸入端，異或門341的輸出端連接于第2寄存器22的數(shù)據(jù)輸入端，第2寄存器22的數(shù)據(jù)輸出信號經(jīng)第三非門353后分別連接于后級或非門332的另一輸入端和反饋至異或門341的另一輸入端，或非門332的輸出端連接于第3寄存器23的數(shù)據(jù)輸入端，第3寄存器23的數(shù)據(jù)輸出端作為可編程分頻器2的時鐘輸出端27，且該輸出信號反饋至第1與門321的另一輸入端；上述5級串聯(lián)復(fù)接單元1由4個同步寄存器111、112、113和114及4個數(shù)據(jù)選擇器121、122、123和124組成，4個同步寄存器和4個數(shù)據(jù)選擇器構(gòu)成串行結(jié)構(gòu)，位于最前一級的同步寄存器的輸入端及4個數(shù)據(jù)選擇器各自的另一個輸入端作為5級串聯(lián)復(fù)接單元1的5路數(shù)據(jù)輸入端，4個數(shù)據(jù)選擇器的數(shù)據(jù)選擇控制端相連作為5級串聯(lián)復(fù)接單元1的數(shù)據(jù)采樣控制端，4個同步寄存器的時鐘輸入端相連作為5級串聯(lián)復(fù)接單元1的時鐘輸入端。
實施例3本發(fā)明是一種用于提升系統(tǒng)數(shù)據(jù)傳輸速率的時分復(fù)用可編程復(fù)接裝置，包括5級串聯(lián)復(fù)接單元1和可編程分頻器2，可編程分頻器2的時鐘輸出端27連接于5級串聯(lián)復(fù)接單元1的數(shù)據(jù)采樣控制端，該可編程分頻器2是分頻比為N且分頻時鐘的占空比為1∶(N-1)，N為2、3、4或5的可編程分頻器，在可編程分頻器2上設(shè)有第1編程控制端25和第2編程控制端26，可編程分頻器2的時鐘輸入端與5級串聯(lián)復(fù)接單元1的時鐘輸入端相連接；可編程分頻器2由第1寄存器21、第2寄存器22、第3寄存器23、第1與門421、第2與門422、或非門431、異或門441和第3與門423組成，第1寄存器21、第2寄存器22及第3寄存器23的時鐘輸入端相連接并作為可編程分頻器2的時鐘輸入端，第1與門421的一個輸入端和第2與門422的一個輸入端分別作為第1編程端25和第2編程端26，第1與門421的輸出信號和第2與門422的輸出信號連接于或非門431的兩個輸入端，或非門431的輸出端連接于第1寄存器21的數(shù)據(jù)輸入端，第1寄存器21的數(shù)據(jù)輸出端連接于異或門441的一個輸入端且反饋至第2與門422的另一個輸入端，同時還連接于第3與門423的一個輸入端，異或門441的輸出端連接于第2寄存器22的數(shù)據(jù)輸入端，第2寄存器22的數(shù)據(jù)輸出端連接于第3與門423的另一個輸入端且反饋至異或門441的另一個輸入端，第3與門423的輸出端連接于第3寄存器23的數(shù)據(jù)輸入端，第3寄存器23的數(shù)據(jù)輸出信號反饋至第1與門421的另一個輸入端且該輸出信號作為可編程分頻器2的時鐘輸出信號；上述5級串聯(lián)復(fù)接單元1由4個同步寄存器111、112、113和114及4個數(shù)據(jù)選擇器121、122、123和124組成，4個同步寄存器和4個數(shù)據(jù)選擇器構(gòu)成串行結(jié)構(gòu)，位于最前一級的同步寄存器的輸入端及4個數(shù)據(jù)選擇器各自的另一個輸入端作為5級串聯(lián)復(fù)接單元1的5路數(shù)據(jù)輸入端，4個數(shù)據(jù)選擇器的數(shù)據(jù)選擇控制端相連作為5級串聯(lián)復(fù)接單元1的數(shù)據(jù)采樣控制端，4個同步寄存器的時鐘輸入端相連作為5級串聯(lián)復(fù)接單元1的時鐘輸入端。
上述可編程分頻器的本質(zhì)是通過有限狀態(tài)機(jī)來實現(xiàn)可編程分頻功能的。本發(fā)明可以由集成電路制造工藝實現(xiàn)。
權(quán)利要求
1.一種用于提升系統(tǒng)數(shù)據(jù)傳輸速率的時分復(fù)用可編程復(fù)接裝置，包括5級串聯(lián)復(fù)接單元(1)和可編程分頻器(2)，其特征在于可編程分頻器(2)的時鐘輸出端(27)連接于5級串聯(lián)復(fù)接單元(1)的數(shù)據(jù)采樣控制端，該可編程分頻器(2)是分頻比為N且分頻時鐘的占空比為1∶(N-1)，N為2、3、4或5的可編程分頻器，在可編程分頻器(2)上設(shè)有第1編程控制端(25)和第2編程控制端(26)，可編程分頻器(2)的時鐘輸入端與5級串聯(lián)復(fù)接單元(1)的時鐘輸入端相連接。
2.根據(jù)權(quán)利要求1所述的時分復(fù)用可編程復(fù)接裝置，其特征在于可編程分頻器(2)由第1寄存器(21)、第2寄存器(22)、第3寄存器(23)、第1與非門(221)、第2與非門(222)、前級與門(231)、后級與門(232)及異或門(241)組成，第1寄存器(21)、第2寄存器(22)及第3寄存器(23)的時鐘輸入端相連接并作為可編程分頻器(2)的時鐘輸入端，第1與非門(221)的輸入端之一為第1編程控制端(25)，第2與非門(222)的輸入端之一為第2編程控制端(26)，第1及第2與非門(221、222)的輸出端分別連接于前級與門(231)的兩個輸入端，前級與門(231)的輸出端連接于第1寄存器(21)的數(shù)據(jù)輸入端，第1寄存器(21)的數(shù)據(jù)輸出端連接于異或門(241)的一個輸入端和后級與門(232)的一個輸入端且連接于第2與非門(222)的另一個輸入端，異或門(241)的輸出端連接于第2寄存器(22)的數(shù)據(jù)輸入端，第2寄存器(22)的數(shù)據(jù)輸出端連接于后級與門(232)的另一個輸入端并反饋至異或門(241)的另一個輸入端，后級與門(232)的輸出端連接于第3寄存器(23)的數(shù)據(jù)輸入端，第3寄存器(23)的數(shù)據(jù)輸出端作為可編程分頻器(2)的時鐘輸出端(27)，且該輸出端連接于第1與非門(221)的另一輸入端。
3.根據(jù)權(quán)利要求1所述的時分復(fù)用可編程復(fù)接裝置，其特征在于可編程分頻器(2)由第1寄存器(21)、第2寄存器(22)、第3寄存器(23)、第1與門(321)、第2與門(322)、前級或非門(331)、3個非門(351、352和353)、異或門(341)和后級或非門(332)組成，第1寄存器(21)、第2寄存器(22)及第3寄存器(23)的時鐘輸入端相連并作為可編程分頻器(2)的時鐘輸入端，第1與門(321)的一個輸入端及第2與門(322)的一個輸入端分別作為第1編程控制端(25)和第2編程控制端(26)，第1與門(321)的輸出端和第2與門(322)的輸出端分別連接于前級或非門(331)的兩個輸入端，前級或非門(331)的輸出端連接于第1寄存器(21)的數(shù)據(jù)輸入端，第1寄存器(21)的數(shù)據(jù)輸出端反饋至第2與門(322)的另一個輸入端，同時連接于非門(351)的輸入端和另一非門(352)的輸入端，非門(351)的輸出端連接于異或門(341)的一個輸入端，另一非門(352)的輸出端連接于后級或非門(332)的一個輸入端，異或門(341)的輸出端連接于第2寄存器(22)的數(shù)據(jù)輸入端，第2寄存器(22)的數(shù)據(jù)輸出信號經(jīng)第三非門(353)后分別連接于后級或非門(332)的另一輸入端和反饋至異或門(341)的另一輸入端，或非門(332)的輸出端連接于第3寄存器(23)的數(shù)據(jù)輸入端，第3寄存器(23)的數(shù)據(jù)輸出端作為可編程分頻器(2)的時鐘輸出端(27)，且該輸出信號反饋至第1與門(321)的另一輸入端。
4.根據(jù)權(quán)利要求1所述的時分復(fù)用可編程復(fù)接裝置，其特征在于可編程分頻器(2)由第1寄存器(21)、第2寄存器(22)、第3寄存器(23)、第1與門(421)、第2與門(422)、或非門(431)、異或門(441)和第3與門(423)組成，第1寄存器(21)、第2寄存器(22)及第3寄存器(23)的時鐘輸入端相連接并作為可編程分頻器(2)的時鐘輸入端，第1與門(421)的一個輸入端和第2與門(422)的一個輸入端分別作為第1編程端(25)和第2編程端(26)，第1與門(421)的輸出信號和第2與門(422)的輸出信號連接于或非門(431)的兩個輸入端，或非門(431)的輸出端連接于第1寄存器(21)的數(shù)據(jù)輸入端，第1寄存器(21)的數(shù)據(jù)輸出端連接于異或門(441)的一個輸入端且反饋至第2與門(422)的另一個輸入端，同時還連接于第3與門(423)的一個輸入端，異或門(441)的輸出端連接于第2寄存器(22)的數(shù)據(jù)輸入端，第2寄存器(22)的數(shù)據(jù)輸出端連接于第3與門(423)的另一個輸入端且反饋至異或門(441)的另一個輸入端，第3與門(423)的輸出端連接于第3寄存器(23)的數(shù)據(jù)輸入端，第3寄存器(23)的數(shù)據(jù)輸出信號反饋至第1與門(421)的另一個輸入端且該輸出信號作為可編程分頻器(2)的時鐘輸出信號。
全文摘要
本發(fā)明公開了一種用于提升系統(tǒng)數(shù)據(jù)傳輸速率的時分復(fù)用可編程復(fù)接裝置，包括5級串聯(lián)復(fù)接單元和可編程分頻器，可編程分頻器的時鐘輸出端連接于5級串聯(lián)復(fù)接單元的數(shù)據(jù)采樣控制端，該可編程分頻器是分頻比為N且分頻時鐘的占空比為1∶(N－1)，N為2、3、4或5的可編程分頻器，在可編程分頻器上設(shè)有第1編程控制端和第2編程控制端，可編程分頻器的時鐘輸入端與5級串聯(lián)復(fù)接單元的時鐘輸入端相連接。本發(fā)明具有結(jié)構(gòu)簡單，使用器件少，實現(xiàn)靈活，組合方便，用途廣泛等優(yōu)點，通過級聯(lián)可實現(xiàn)除大于6的質(zhì)數(shù)及該質(zhì)數(shù)整倍數(shù)復(fù)級模式之外的所有復(fù)接模式。
文檔編號H04J3/02GK1481093SQ0213821
公開日2004年3月10日 申請日期2002年9月3日 優(yōu)先權(quán)日2002年9月3日
發(fā)明者王志功, 趙文虎 申請人:東南大學(xué)