一種時鐘信號電平位移電路的制作方法
【專利摘要】本發(fā)明公開了一種時鐘信號電平位移電路,包括MOS開關電路和工作電路，所述工作電路包括一個或多個實現(xiàn)電平位移的負載驅(qū)動電路，所述MOS開關電路分別與每個負載驅(qū)動電路連接，并且負載驅(qū)動電路所接負載的等效電容不會對MOS管開關電路產(chǎn)生影響。本發(fā)明提供了一種時鐘信號電平位移電路，將MOS管開關電路和驅(qū)動負載的工作電路進行分離，使得在實現(xiàn)電平位移的同時，也能夠避免負載中等效電容對MOS管開關電路的影響，整個時鐘信號的電平位移電路工作更加穩(wěn)定。
【專利說明】
_種時鐘信號電平位移電路
技術領域
[0001]本發(fā)明涉及一種時鐘信號電平位移電路。
【背景技術】
[0002]在多電源模擬信號處理電路中，常需要對時鐘控制信號進行電平位移，以實現(xiàn)對不同共模電平的模擬信號的控制，如圖1所示，在常規(guī)的電平位移電路中，利用兩個電容電平位移電容C10、C20和兩個MOS管M10、M20，再結(jié)合倒相器構成電平位移電路，將負載的一端直接接到電容C20與M20漏極的公共端，負載的另一端接地，來實現(xiàn)電平的位移，但是，在負載Cload的等效電容較大時，會存在與電容C20進行分壓的情況，導致電容C20與M20漏極的公共端電平幅度降低，Ml管導通效果不好，嚴重情況下出現(xiàn)導通不了情況，使得電路失效。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于克服現(xiàn)有技術的不足，提供一種時鐘信號電平位移電路。
[0004]本發(fā)明的目的是通過以下技術方案來實現(xiàn)的:一種時鐘信號電平位移電路，包括MOS開關電路和工作電路，所述工作電路包括一個或多個實現(xiàn)電平位移的負載驅(qū)動電路，所述MOS開關電路分別與每個負載驅(qū)動電路連接；
所述的MOS開關電路包括第一 MOS管、第二 MOS管、第一電容、第二電容和倒相器;第一MOS管和第二 MOS管的源極均與第一電平端連接；第一 MOS管的柵極與第二 MOS管的漏極連接，第一 MOS管的漏極與第二 MOS管的柵極連接;第一 MOS管的漏極還通過第一電容與時鐘信號端連接;所述倒相器的輸入端與時鐘信號端連接，倒相器的輸出端通過第二電容與第二MOS管的漏極連接；
所述負載驅(qū)動電路包括第三MOS管和第三電容;所述第三MOS管的源極與驅(qū)動電平端連接，第三MOS管的柵極與第一 MOS管的漏極連接，第三MOS管的漏極通過第三電容與倒相器的輸出端連接。
[0005]所述負載驅(qū)動電路中，由第三MOS管的漏極與第三電容的公共端輸出位移后的電平，供負載工作，第三MOS管M3的漏極與第三電容C3的公共端連接負載的第一端，負載的第二端接地，負載的第二端接地。
[0006]所述工作電路中包括多個負載驅(qū)動電路時，每個負載驅(qū)動電路相同。
[0007]所述工作電路中包括多個負載驅(qū)動電路時，每個負載驅(qū)動電路連接不同的驅(qū)動電平端。
[0008]本發(fā)明的有益效果是:本申請將MOS管開關電路和驅(qū)動負載的工作電路進行分離，使得在實現(xiàn)電平位移的同時，也能夠避免負載中等效電容對MOS管開關電路的影響，整個時鐘信號的電平位移電路工作更加穩(wěn)定。
【附圖說明】
[0009]圖1為常規(guī)電平位移電路的原理圖； 圖2為本發(fā)明實施例一的電路原理圖；
圖3為實施例一中電平位移效果圖；
圖4為本發(fā)明實施例二的電路原理圖；
圖5為本發(fā)明實施例二的電平位移效果圖。
【具體實施方式】
[0010]下面結(jié)合附圖進一步詳細描述本發(fā)明的技術方案，但本發(fā)明的保護范圍不局限于以下所述。
[0011 ] —種時鐘信號電平位移電路，包括MOS開關電路和工作電路，所述工作電路包括一個或多個實現(xiàn)電平位移的負載驅(qū)動電路，所述MOS開關電路分別與每個負載驅(qū)動電路連接；所述的MOS開關電路包括第一MOS管Ml、第二MOS管M2、第一電容Cl、第二電容C2和倒相器F;第一 MOS管Ml和第二 MOS管M2的源極均與第一電平端Vl連接;第一 MOS管Ml的柵極與第二 MOS管M2的漏極連接，第一 MOS管Ml的漏極與第二 MOS管M2的柵極連接;第一 MOS管Ml的漏極還通過第一電容Cl與時鐘信號端CLK連接;所述倒相器F的輸入端與時鐘信號端CLK連接，倒相器F的輸出端通過第二電容C2與第二 MOS管M2的漏極連接；
所述負載驅(qū)動電路包括第三MOS管M3和第三電容C3;所述第三MOS管M3的源極與驅(qū)動電平端連接，第三MOS管M3的柵極與第一 MOS管Ml的漏極連接，第三MOS管M3的漏極通過第三電容C3與倒相器F的輸出端連接。
[0012]所述負載驅(qū)動電路中，由第三MOS管M3的漏極與第三電容C3的公共端輸出位移后的電平，供負載工作，第三MOS管M3的漏極與第三電容C3的公共端連接負載的第一端，負載的第二端接地。
[0013]如圖2所示，在本發(fā)明的實施例一中，當工作電路包括一個負載驅(qū)動電路時，形成單電平位移電路。
[0014]如圖3所示，在本申請的實施例一中，時鐘信號端CLK輸入時鐘信號電平為O?VDDl，倒相器的電源為VDDI，倒相器輸出電平為O?VDDI
將時鐘信號位移到Vl?VDD1+V1電壓位置，得到的信號為SI和S2，再用SI這個電壓信號驅(qū)動M3開關管，實現(xiàn)負載驅(qū)動電路輸出信號S3的位移，S3信號位移到V2?VDD1+V2電壓位置，由于，負載驅(qū)動電路與MOS管開關電路分開，故負載的等效電容不會影響到MOS管開關電路的啟動。
[0015]在實施例一中，第一電容Cl要求驅(qū)動的M2/M3的尺寸是很小的，因此Cl的值也小，具體的值設計滿足條件C1>(VT*(CS1))/(VDD1-VT);在這里VT為MOS器件的閾值電壓，CSl為包括Ml的Cds(源漏電容)電容，M2/M3的gate電容，版圖后還有寄生電容，Cl的值還需要設置得更大；
第二電容C2要求驅(qū)動Ml，因此C2需要滿足條件C2>(VT*(CS2) )/(VDDl-VT)，在這里VT為Ml的閾值電壓，CSl為包括Ml的柵電容，M2的Cds電容，版圖后還有寄生電容，C2的值還需要設置的更大。
[0016]如圖3所示，理論上，在合理的情況下，S3信號位移到V2?VDD1+V2電壓位置。
[0017]但實際上，電容C3，要求驅(qū)動CloacK在這里Cload為負載電路的等效電容)，在這里輸出信號幅度VX=(C3*VDDl)/(C3+CS3+Cload);C3的設置需要滿足負載時鐘信號幅度的要求，若要求輸出的信號幅度要求為VX，那么要求C3>(VX*(CS3+Cload))/(VDDl-VX);也可以通過調(diào)節(jié)C3的設置實現(xiàn)不同輸出幅度的要求，以限制S3限號的最高電平。
[0018]由于MOS開關M1/M2/M3，在這里要求滿足電荷泄露的補償要求，電荷泄露時很小的，M1/M2/M3的尺寸可以做的很小。
[0019]如圖4所示，在本申請的實施例二中，當工作電路包括多個負載驅(qū)動電路時，形成多電平位移電路;每個負載驅(qū)動電路都是相同的，同時，每個負載驅(qū)動電路連接不同電平的驅(qū)動電平端。
[0020]不同的負載驅(qū)動電路，由驅(qū)動電平端控制，得到不同的電平位移結(jié)果，以供給對應的負載工作，電平位移結(jié)果如圖5所示，可以看出，其中一個負載驅(qū)動電路接驅(qū)動電平端電平為V2時，電平位移到V2?VDD1+V2，得到信號s3驅(qū)動相應負載工作；另一個負載驅(qū)動電路接驅(qū)動電平端為Vn時，電平位移到Vn~VDDl+Vn，得到信號sn，驅(qū)動對應負載工作。
【主權項】
1.一種時鐘信號電平位移電路，其特征在于:包括MOS開關電路和工作電路，所述工作電路包括一個或多個實現(xiàn)電平位移的負載驅(qū)動電路，所述MOS開關電路分別與每個負載驅(qū)動電路連接； 所述的MOS開關電路包括第一MOS管、第二MOS管、第一電容、第二電容和倒相器；第一MOS管和第二 MOS管的源極均與第一電平端連接；第一 MOS管的柵極與第二 MOS管的漏極連接，第一 MOS管的漏極與第二 MOS管的柵極連接;第一 MOS管的漏極還通過第一電容與時鐘信號端連接;所述倒相器的輸入端與時鐘信號端連接，倒相器的輸出端通過第二電容與第二MOS管的漏極連接； 所述負載驅(qū)動電路包括第三MOS管和第三電容;所述第三MOS管的源極與驅(qū)動電平端連接，第三MOS管的柵極與第一 MOS管的漏極連接，第三MOS管的漏極通過第三電容與倒相器的輸出端連接。2.根據(jù)權利要求1所述的一種時鐘信號電平位移電路，其特征在于:所述負載驅(qū)動電路中，由第三MOS管的漏極與第三電容的公共端輸出位移后的電平，供負載工作，第三MOS管的漏極與第三電容C3的公共端連接負載的第一端，負載的第二端接地。3.根據(jù)權利要求1所述的一種時鐘信號電平位移電路，其特征在于:所述工作電路中包括多個負載驅(qū)動電路時，每個負載驅(qū)動電路相同。4.根據(jù)權利要求1所述的一種時鐘信號電平位移電路，其特征在于:所述工作電路中包括多個負載驅(qū)動電路時，每個負載驅(qū)動電路連接不同的驅(qū)動電平端。
【文檔編號】H03K19/0175GK106067805SQ201610631926
【公開日】2016年11月2日
【申請日】2016年8月4日
【發(fā)明人】蔣奇, 譚昭禹
【申請人】成都博思微科技有限公司