號(hào)控制環(huán)形振蕩器中存在的多條路徑 中的反相器強(qiáng)度。這樣，所述信號(hào)的多個(gè)位元可以映射到所述多條路徑。由于校準(zhǔn)期間會(huì) 調(diào)整工作頻率，所述數(shù)字控制器可以使用映射表來(lái)配置環(huán)形振蕩器。
[0037] 表1示出了數(shù)字控制器使用的映射表的實(shí)施例，所述數(shù)字控制器可通過(guò)硬件或硬 件和軟件的組合來(lái)實(shí)現(xiàn)的處理器。
[0038] 表1關(guān)于多條路徑的映射表
[0039]
[0040] 如表1所示，VC〇_cal表示可以作為多個(gè)二進(jìn)制位元的控制信號(hào)。所述控制信號(hào) 的值（例如，在0-15范圍內(nèi)具有16個(gè)潛在值的4個(gè)位元）可以確定環(huán)形振蕩器（例如，環(huán) 形振蕩器100或200)中反相器的總強(qiáng)度。更具體地，所述記為 VC〇_cal〈3:0>的4個(gè)位元 控制信號(hào)可以作為所述環(huán)形振蕩器的粗調(diào)信號(hào)，并映射到主路徑、第二路徑以及第三路徑 中的反相器強(qiáng)度。例如，記為psel〈2:0>的三個(gè)位元表示主路徑中的第一反相器強(qiáng)度，記為 slSel〈2:0>的三個(gè)位元代表第二路徑中的第二反相器強(qiáng)度，記為s2sel〈l:0>的兩個(gè)位元 表示第三路徑中的第三反相器強(qiáng)度。
[0041] 可以設(shè)計(jì)所述映射表為，例如，VC〇_cal增加時(shí)，每條路徑中的反相器強(qiáng)度可以保 持不變或增加。根據(jù)所述映射表， Vc〇_cal〈3:0> = 7確定所述主路徑、第二路徑以及第三 路徑相應(yīng)地具有相對(duì)的反相器強(qiáng)度6、0和0,表示所述第二路徑和第三路徑為三態(tài)的或已 被斷開。V C〇_cal〈3:0> = 12確定所述主路徑、第二路徑以及第三路徑相應(yīng)地具有相對(duì)的反 相器強(qiáng)度6、4和1。
[0042] 在應(yīng)用中，根據(jù)此處揭示的實(shí)施例，隨著反相器總強(qiáng)度降低，所述環(huán)形振蕩器的頻 率會(huì)降低，這反過(guò)來(lái)可以增加振蕩信號(hào)的振幅。增加所述振幅的同時(shí)，可以選擇VC〇_cal值 單調(diào)降低所述頻率。下面將進(jìn)一步說(shuō)明頻率和振幅校準(zhǔn)。
[0043] 圖5A和5B為所揭示的環(huán)形振蕩器的測(cè)量結(jié)果圖。圖5A示出了關(guān)于環(huán)形振蕩器 的控制信號(hào)vco_cal、工作頻率以及IDAC電流的測(cè)量結(jié)果。根據(jù)表1中映射表所示，獲得關(guān) 于環(huán)形振蕩器300的測(cè)量結(jié)果。可以看出，假設(shè)IDAC保持不變，當(dāng) VC〇_cal降低，所述工作 頻率相應(yīng)地降低。如圖5A所示，Vco_cal粗調(diào)設(shè)置可以帶來(lái)環(huán)形振蕩器中等距的頻段。進(jìn) 一步地，對(duì)于某個(gè)特定的vco_cal值，IDAC電流越大，頻率越高。
[0044] 圖5B示出了關(guān)于環(huán)形振蕩器的控制信號(hào)VC〇_cal、振幅以及IDAC電流相關(guān)的測(cè) 量結(jié)果?？梢钥闯?，假設(shè)IDAC保持不變，當(dāng) VC〇_cal降低，所述振幅相應(yīng)地增加。如圖5B 所示，Vco_cal粗調(diào)設(shè)置可以帶來(lái)環(huán)形振蕩器中等距的振幅帶。進(jìn)一步地，對(duì)于某個(gè)特定的 vco_cal值，IDAC電流越大，振幅越高。
[0045] 結(jié)合圖5A和5B，可以看出，當(dāng)頻率降低，振幅增加。為理解頻率與振幅之間的關(guān) 系，從IDAC電流的角度來(lái)看，延遲單元可以具有有效阻抗。當(dāng)反相器片數(shù)量減少時(shí)，頻率會(huì) 降低，所述有效阻抗會(huì)增加。假設(shè)IDAC電流保持不變，振蕩振幅（電壓）可能相應(yīng)地增加， 因?yàn)殡妷?電流*阻抗。另一種理解方式是，因?yàn)樨?fù)載電容保持不變，電壓變化率表示振幅 保持不變。當(dāng)頻率增加時(shí)，每個(gè)振蕩周期變長(zhǎng)，這樣，振蕩電壓有更多時(shí)間上拉和下拉，導(dǎo)致 振幅更尚。
[0046] 根據(jù)此處揭示的實(shí)施例，通過(guò)調(diào)整反相器強(qiáng)度調(diào)節(jié)頻率可能比傳統(tǒng)的方法更有優(yōu) 勢(shì)，這樣，可以通過(guò)改變負(fù)載電容以調(diào)節(jié)頻率。圖6A和6B為所揭示的實(shí)施例（實(shí)線所示） 和傳統(tǒng)方法（虛線所示）獲得的結(jié)果比較圖。圖6A有關(guān)于控制信號(hào)值、IDAC電流以及工 作頻率，而圖6B有關(guān)于控制信號(hào)值、IDAC電流以及振幅。
[0047] 可以看出，當(dāng)通過(guò)降低揭示的控制信號(hào)來(lái)降低環(huán)形振蕩器的頻率，振幅相應(yīng)地增 加。振幅的增加表示在低頻率下使用低IDAC電流是可能的，并且所述低IDAC電流能夠帶 來(lái)功率的節(jié)約。因此，本發(fā)明中，可以使環(huán)形振蕩器的功率降低到低數(shù)據(jù)速率（較低頻率）， 從而使得通過(guò)更大范圍的數(shù)據(jù)速率時(shí)，更具競(jìng)爭(zhēng)性。對(duì)所述控制信號(hào)的重新配置可以突破 功率與振幅之間的平衡。
[0048] 根據(jù)本發(fā)明，相比較而言，傳統(tǒng)的方法（即，調(diào)整負(fù)載電容以調(diào)節(jié)頻率/振幅）可 能不會(huì)帶來(lái)功率的節(jié)約。傳統(tǒng)方法中，當(dāng)負(fù)載電容增加時(shí)，對(duì)于相同的IDAC，頻率會(huì)降低， 但是振幅仍保持不變。也就是說(shuō)，粗調(diào)對(duì)于振幅無(wú)影響（如圖6中重疊的虛線所示）。只 有IDAC電流可以控制振幅。這意味著為實(shí)現(xiàn)某種振幅，需要提供一定數(shù)量的IDAC電流，因 此，不管工作頻率如何，功率可以保持不變。
[0049] 圖7為ILO 700的實(shí)施例的示意圖，所述ILO 700可以包括振蕩電路部分710以及 ILO數(shù)字校準(zhǔn)部分720。所述ILO 700可以用于各種系統(tǒng)，如多速率背板串行/解串器（簡(jiǎn) 稱SerDes)產(chǎn)品。所述振蕩電路部分710可以用于生成具有振幅和工作頻率的振蕩信號(hào)， 所述工作頻率可以追隨輸入時(shí)鐘信號(hào)（記為HS ref時(shí)鐘）。所述ILO數(shù)字校準(zhǔn)部分720可 以用于校準(zhǔn)或調(diào)節(jié)振蕩信號(hào)的頻率和振幅。其中，可以有粗調(diào)和微調(diào)。粗調(diào)信號(hào)（例如，記 為ILO粗代碼的多位元代碼）可以用于調(diào)整振幅，而微調(diào)代碼（記為IDAC_ C〇de〈K:0>)可 以用于調(diào)整所述頻率。
[0050] 所述ILO數(shù)字校準(zhǔn)部分720可以包括頻率探測(cè)器722、振幅比較器724以及校準(zhǔn)狀 態(tài)機(jī)726。所述頻率探測(cè)器722可以用于檢測(cè)工作頻率（記為ILO時(shí)鐘）。所述振幅比較 器724可以用于比較振蕩信號(hào)的振幅（記為ILO amp)和參考電壓（記為Vref)。
[0051] 需要說(shuō)明的是，可以將所述振蕩電路部分710(還有與此有關(guān)的數(shù)字控制器 212-218)作為處理器。所述處理器可用作一個(gè)或多個(gè)中央處理器（簡(jiǎn)稱CPU)芯片、核芯 (例如，多核處理器）、現(xiàn)場(chǎng)可編程門陣列（簡(jiǎn)稱FPGA)、專用集成電路（簡(jiǎn)稱ASIC)和/或 數(shù)字信號(hào)處理器（簡(jiǎn)稱DSP)予以實(shí)現(xiàn)。所述處理器可通過(guò)硬件或硬件和軟件的組合來(lái)實(shí) 現(xiàn)。
[0052] 操作中，所述振蕩電路部分710可以首先用于其最快設(shè)置（最高頻率）。然后，可 以將所述頻率校準(zhǔn)為高速參考時(shí)鐘?？梢愿鶕?jù)參考電壓（簡(jiǎn)稱Vref)檢測(cè)所述ILO的振幅 (簡(jiǎn)稱ILO amp)。如果振幅不夠，可以減少粗調(diào)代碼（例如，數(shù)字信號(hào)控制器）。如前文所 述，隨著粗調(diào)代碼減少，所述頻率降低，同時(shí)所述振幅會(huì)增加。接下來(lái)，可以根據(jù)新的粗調(diào)代 碼再次校準(zhǔn)頻率。如果振幅仍然不夠，可以進(jìn)一步減少粗調(diào)代碼（例如，數(shù)字信號(hào)控制器）。 這種循環(huán)不斷重復(fù)直到所述振幅大于參考電壓（簡(jiǎn)稱Vref)，所述參考電壓可以是可編程 數(shù)值。
[0053] 例如，請(qǐng)?jiān)賲⒖紙D5A和5B，可以假設(shè)特定的工作頻率為5GHz，特定的最小振幅 為0. 61伏（V)(需要注意，任何其他數(shù)值操作方式類似）。這樣，可以將初始調(diào)節(jié)碼設(shè)置為 15 (根據(jù)表1，這表示主路徑、第二路徑和第三路徑中的反相器強(qiáng)度為7、5和3)。根據(jù)圖5B， 生成5GHz信號(hào)的最小IDAC電流大約是65毫安（mA)。但是，根據(jù)圖5A，在反相器強(qiáng)度為 (753)時(shí)，65mA IDAC電流產(chǎn)生大約0. 58V的振幅，所述振幅低于特定的振幅。
[0054] 然后，可以減少所述調(diào)節(jié)碼，例如，從15減到14,從而使反相器強(qiáng)度變?yōu)椋?52)。再 次，根據(jù)圖5B，生成5GHz信號(hào)的最小IDAC電流大約為77mA。但是，根據(jù)圖5A，在反相器強(qiáng) 度為（752)時(shí)，77mA IDAC電流產(chǎn)生大約0.595V的振幅，所述振幅仍低于特定的振幅。
[0055] 然后，可以進(jìn)一步減少所述調(diào)節(jié)碼，例如，從14減到13,從而使反相器強(qiáng)度變?yōu)?(642)。再次，根據(jù)圖5B，生成5GHz信號(hào)的最小IDAC電流大約為85mA。進(jìn)一步地，根據(jù)圖 5A，在反相器強(qiáng)度為（642)時(shí)，85mA IDAC電流產(chǎn)生大約0. 62V的振幅，所述振幅高于特定的 振幅。因此，可以將數(shù)值為13的調(diào)節(jié)碼和所述85mA的ID