一種適合于高速高精度模數(shù)轉(zhuǎn)換器的多通道選擇電路的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于集成電路技術(shù)領(lǐng)域，具體涉及一種適于高速高精度模數(shù)轉(zhuǎn)換器的多通 道選擇電路。
【背景技術(shù)】
[0002] 在集成電路中，ADC(Analog to Digital Converter，模數(shù)轉(zhuǎn)換器）作為連接模擬 信號(hào)到數(shù)字信號(hào)的橋梁，是片上系統(tǒng)（System on Chip，S0C)中十分重要的電路模塊。在很 多時(shí)候芯片內(nèi)部的模數(shù)轉(zhuǎn)換器需要對(duì)多個(gè)模擬信號(hào)轉(zhuǎn)換，通常有兩種解決方案：第一種方 案是在片內(nèi)設(shè)計(jì)多個(gè)模數(shù)轉(zhuǎn)換器；第二種方案是在片內(nèi)設(shè)計(jì)帶有多通道選擇電路的模數(shù)轉(zhuǎn) 換器。對(duì)于第一個(gè)方案，可以將不同的模數(shù)轉(zhuǎn)換器和不同的模擬信號(hào)相連接，獨(dú)立工作，互 不干擾，然而缺點(diǎn)是隨著芯片待轉(zhuǎn)換模擬信號(hào)個(gè)數(shù)的增加，片內(nèi)模數(shù)轉(zhuǎn)換器的個(gè)數(shù)也需要 隨著增加，相應(yīng)地，芯片的面積與功耗也將隨著增加，這對(duì)于低功耗、小面積的芯片設(shè)計(jì)來 說是十分不利的。
[0003] 圖1所示的一種帶有M通道選擇電路的模數(shù)轉(zhuǎn)換器對(duì)應(yīng)于上述第二種方案，N-比 特模數(shù)轉(zhuǎn)換器的模擬輸入前端為M通道選擇電路，VIN〈i>為M個(gè)不同的輸入模擬信號(hào)，i = 1，2…M，Select〈k: 1>為通道選擇電路的通道選擇信號(hào)。同一時(shí)刻，最多只能選擇一個(gè)模擬 信號(hào)作為模數(shù)轉(zhuǎn)換器的輸入，這一方案的優(yōu)點(diǎn)是大大減小了整個(gè)SOC芯片的面積和功耗。
[0004] 圖2所示的是M通道選擇電路的現(xiàn)有技術(shù)方案框圖，通道選擇信號(hào)Select〈k:l> 通過譯碼電路Decoder產(chǎn)生控制CMOS開關(guān)的互補(bǔ)信號(hào)SN〈M: 1>和SP〈M: 1>，分別作為這M 個(gè)CMOS開關(guān)中的NMOS開關(guān)和PMOS開關(guān)的柵極電壓信號(hào)。對(duì)于CMOS開關(guān)來說，當(dāng)互補(bǔ)信 號(hào)SN〈M: 1>和SP〈M: 1>分別為高電平、低電平時(shí)，CMOS開關(guān)導(dǎo)通。同一時(shí)刻，M個(gè)CMOS開關(guān) 最多只能有一個(gè)能導(dǎo)通。
[0005] 該技術(shù)方案的電路原理簡(jiǎn)單，實(shí)現(xiàn)起來方便。CMOS開關(guān)導(dǎo)通電阻如式1所示，
[0006]
[0007] 由上式可知，不考慮襯偏效應(yīng)，理論上當(dāng)
，CMOS開 關(guān)的導(dǎo)通電阻和輸入模擬信號(hào)無(wú)關(guān)，這時(shí)CMOS開關(guān)由于導(dǎo)通電阻恒定，線性度最好。然而 實(shí)際電路中，上述的條件很苛刻，不可能滿足。NMOS開關(guān)的襯偏效應(yīng)對(duì)閾值Vthn影響也會(huì)使 得CMOS開關(guān)的線性度變差。當(dāng)電源電壓V DD〈VTHN+1 Vthp I時(shí)，CMOS開關(guān)在輸入模擬信號(hào)落入 區(qū)間[VDD-VTHN，IvthpI]時(shí)截止，由此可見，CMOS開關(guān)工作在低電壓時(shí)導(dǎo)通性變差。
[0008] 隨著SOC對(duì)片內(nèi)模數(shù)轉(zhuǎn)換器的要求越來越高，模數(shù)轉(zhuǎn)換器的工作電壓越來越低， 采樣率以及分辨率越來越高，現(xiàn)有通道選擇電路技術(shù)已經(jīng)很難滿足低壓高速高精度模數(shù)轉(zhuǎn) 換器的性能需求。
[0009] 因此，本領(lǐng)域技術(shù)人員迫切需要解決的問題之一在于，提出一種適于高速高精度 模數(shù)轉(zhuǎn)換器的多通道選擇電路，用以解決模數(shù)轉(zhuǎn)換器的多通道選擇電路現(xiàn)有技術(shù)方案中線 性度不足、精度差以及低電壓工作等問題。

【發(fā)明內(nèi)容】

[0010] 鑒于上述問題，本發(fā)明提出了克服上述問題的一種適合于高速高精度模數(shù)轉(zhuǎn)換器 的多通道選擇電路。
[0011] 為了解決上述問題，本發(fā)明實(shí)施例公開了一種模數(shù)轉(zhuǎn)換器的通道選擇電路，包括 通道選擇控制電路、自舉開關(guān)多通道選擇電路以及模數(shù)轉(zhuǎn)換器電路，其中，
[0012] 所述通道選擇控制電路的輸入為通道選擇控制信號(hào)SeleCt〈k:l>和模數(shù)轉(zhuǎn)換器 電路內(nèi)部雙相不交疊時(shí)鐘產(chǎn)生的采樣相信號(hào)PHS，輸出為M個(gè)自舉開關(guān)所需要的時(shí)鐘控制 信號(hào) CK〈M:1> ;
[0013] 所述自舉開關(guān)多通道選擇電路的輸入為M個(gè)自舉開關(guān)的時(shí)鐘控制信號(hào)CK〈M:1>和 M個(gè)輸入模擬信號(hào)VIN〈M: 1>，輸出為模數(shù)轉(zhuǎn)換器電路的輸入信號(hào)ADC_IN ;
[0014] 所述模數(shù)轉(zhuǎn)換器電路的輸入信號(hào)ADC_IN為自舉開關(guān)多通道選擇電路的輸出信 號(hào)，內(nèi)部的雙相不交疊時(shí)鐘電路產(chǎn)生的采樣相信號(hào)PHS作為通道選擇控制電路的輸入；
[0015] 所述通道選擇控制電路的輸出CK〈M:1>作為自舉開關(guān)多通道選擇電路的輸入時(shí) 鐘控制信號(hào)，自舉開關(guān)多通道選擇電路的輸出模擬信號(hào)ADC_IN作為模數(shù)轉(zhuǎn)換器電路的輸 入信號(hào)，模數(shù)轉(zhuǎn)換器電路中雙相不交疊時(shí)鐘電路產(chǎn)生的采樣相信號(hào)PHS作為通道選擇控制 電路的輸入。
[0016] 優(yōu)選地，包括譯碼電路Decoder和M個(gè)與門AND電路，其中，
[0017] 所述譯碼電路Decoder，用于將k_比特的控制信號(hào)Select〈k: 1>譯碼成M-比特選 擇信號(hào)SN〈M: 1>，同一時(shí)刻M-比特選擇信號(hào)SN〈M: 1>最多只有一位為高電平，為高電平對(duì)應(yīng) 的通道在采樣相信號(hào)PHS為高電平時(shí)將被選通；
[0018] 所述M個(gè)與門AND電路，對(duì)應(yīng)輸入信號(hào)為選擇信號(hào)SN〈M: 1>和模數(shù)轉(zhuǎn)換器電路 內(nèi)部電路產(chǎn)生的采樣相信號(hào)PHS，輸出信號(hào)CK〈M:1>作為M個(gè)自舉開關(guān)的時(shí)鐘控制信號(hào) CK<M:l>〇
[0019] 優(yōu)選地，包括M個(gè)自舉開關(guān)電路和M個(gè)NMOS開關(guān)管，其中，
[0020] 所述M個(gè)自舉開關(guān)電路的輸入分別為M個(gè)模擬信號(hào)VIN〈M: 1>以及M個(gè)自舉開關(guān) 的時(shí)鐘控制信號(hào)CK〈M: 1 >，輸出個(gè)M個(gè)開關(guān)信號(hào)SW〈M: 1 >，
[0021] 所述M個(gè)NMOS開關(guān)管的柵極為M個(gè)開關(guān)信號(hào)SW〈M: 1>，M個(gè)模擬輸入信號(hào)同時(shí)作 為M個(gè)NMOS開關(guān)管的源級(jí)電壓。VDD和VSS分別是電源電壓和地。
[0022] 同一時(shí)刻最多只有一個(gè)時(shí)鐘控制信號(hào)CK〈i>從0跳變到1，對(duì)應(yīng)第i個(gè)通道打開， 即第i個(gè)NMOS管導(dǎo)通。
[0023] 優(yōu)選地，包括第一晶體管Ml，第二晶體管M2,第三晶體管M3,第四晶體管M4,第五 晶體管M5，第六晶體管M6，第七晶體管M7，第八晶體管M8，第九晶體管M9，自舉電容Cb，第 一反相器INVl，其中，
[0024] 所述輸入時(shí)鐘控制信號(hào)CK與所述第一晶體管Ml的柵極、所述第二晶體管M2的柵 極以及所述第一反相器INVl的輸入端連接；所述第一晶體管Ml的漏極與所述第二晶體管 M2的漏極，所述第五晶體管M5的柵極以及第六晶體管M6的漏極連接；電源電壓VDD與所 述第一晶體管Ml的源極及其襯底、所述第四晶體管M4的源極以及所述第七晶體管M7的柵 極連接；所述第四晶體管M4的柵極及其襯底與所述第五晶體管M5的源極及其襯底以及所 述自舉電容Cb的頂板連接；所述第四晶體管M4的柵極與所述第五晶體管M5的漏極、所述 第六晶體管M6的柵極、所述第七晶體管M7的漏極、所述第八晶體管M8的柵極以及輸出開 關(guān)信號(hào)SW連接；所述第七晶體管M7的源極與所述第九晶體管M9的漏極連接；所述第九晶 體管M9的柵極與所述第一反相器INVl的輸出端以及所述第三晶體管M3的柵極連接；所述 第三晶體管M3的漏極與所述第二晶體管M2的源極、所述自舉電容Cb的底板、所述第六晶 體管M6的源極以及所述第八晶體管M8的漏極連接；所述第八晶體管M8的源極與輸入模擬 信號(hào)VIN連接；所述第三晶體管M3的源極和所述第九晶體管M9的源極與地VSS連接；
[0025] 當(dāng)所述輸入時(shí)鐘控制信號(hào)CK為低電平時(shí)，所述第一晶體管Ml導(dǎo)通，所述第二晶體 管M2以及所述第五晶體管M5截止，所述第七晶體管M7以及所述第九晶體管M9導(dǎo)通，所述 第三晶體管M3以及所述第四晶體管M4導(dǎo)通，所述電源電壓VDD對(duì)所述自舉電容Cb充電至 所述電源電壓VDD，所述第五晶體管M5以及所述第六晶體管M6截止，所述輸出開關(guān)信號(hào)SW 為低電平；
[0026] 當(dāng)所述輸入時(shí)鐘控制信號(hào)CK為高電平時(shí)，所述第一晶體管Ml以及所述第三晶體 管M3截