的值。32.如權(quán)利要求31所述的非瞬態(tài)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其特征在于，所述指令進(jìn)一步使得處理器: 將與所述(N-M)個(gè)級(jí)中的級(jí)i相關(guān)聯(lián)的電阻性網(wǎng)絡(luò)耦合至所述(N-M)個(gè)級(jí)中的級(jí)(i+1)的電阻性網(wǎng)絡(luò)，其中i是表示該級(jí)在所述DAC內(nèi)的位位置的整數(shù)。33.如權(quán)利要求32所述的非瞬態(tài)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其特征在于，所述指令進(jìn)一步使得處理器: 向所述(N-M)個(gè)級(jí)中的每一者供應(yīng)參考電壓。34.如權(quán)利要求31所述的非瞬態(tài)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其特征在于，與所述(N-M)個(gè)級(jí)中的每一者相關(guān)聯(lián)的電阻性網(wǎng)絡(luò)是R-2R網(wǎng)絡(luò)。35.如權(quán)利要求31所述的非瞬態(tài)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其特征在于，所述指令進(jìn)一步使得處理器: 在所述N個(gè)級(jí)中的每一者中形成共源共柵電流源；以及 使用在所述N個(gè)級(jí)中的每一者中形成的共源共柵電流源來在該級(jí)中生成電流。36.如權(quán)利要求31所述的非瞬態(tài)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其特征在于，所述N個(gè)級(jí)中的每一者中的開關(guān)是晶體管開關(guān)，所述晶體管開關(guān)之一的晶體管對(duì)表示由所述DAC接收到的真實(shí)數(shù)據(jù)位的位作出響應(yīng)而所述晶體管開關(guān)之一的晶體管對(duì)表示由所述DAC接收到的位的補(bǔ)的位作出響應(yīng)，其中所有N個(gè)級(jí)中的晶體管開關(guān)具有類似大小。37.如權(quán)利要求31所述的非瞬態(tài)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其特征在于，僅與所述(N-M)個(gè)級(jí)的第一子集中的每一者相關(guān)聯(lián)的電阻性網(wǎng)絡(luò)是R-2R網(wǎng)絡(luò)。38.如權(quán)利要求31所述的非瞬態(tài)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其特征在于，與所述(N-M)個(gè)級(jí)的第二子集中的每一者相關(guān)聯(lián)的電阻性網(wǎng)絡(luò)耦合至所述電流求和節(jié)點(diǎn)，所述第二子集不包括所述第一子集。39.如權(quán)利要求31所述的非瞬態(tài)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其特征在于，所述指令進(jìn)一步使得處理器: 跟蹤所述電流求和節(jié)點(diǎn)的電壓；以及 將經(jīng)跟蹤的電壓供應(yīng)到所述(N-M)個(gè)級(jí)中的至少一者的電阻性網(wǎng)絡(luò)。40.如權(quán)利要求31所述的非瞬態(tài)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其特征在于，所述指令進(jìn)一步使得處理器: 抵消向與所述(N-M)個(gè)級(jí)中的至少一者相關(guān)聯(lián)的電阻性網(wǎng)絡(luò)供應(yīng)電壓的參考電壓以及所述電流求和節(jié)點(diǎn)之間的電流。41.如權(quán)利要求31所述的非瞬態(tài)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其特征在于，所述指令進(jìn)一步使得處理器: 將第一電阻性元件耦合在所述2M-1個(gè)級(jí)中的至少一者的晶體管開關(guān)中的第一晶體管開關(guān)與所述電流求和節(jié)點(diǎn)中的第一電流求和節(jié)點(diǎn)之間；以及 將第二電阻性元件耦合在所述2M-1個(gè)級(jí)中的至少一者的晶體管開關(guān)中的第二晶體管開關(guān)與所述電流求和節(jié)點(diǎn)中的第二電流求和節(jié)點(diǎn)之間。42.如權(quán)利要求31所述的非瞬態(tài)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其特征在于，所述指令進(jìn)一步使得處理器: 將第一電容性元件并行耦合在與所述(N-M)個(gè)級(jí)中的至少一者相關(guān)聯(lián)的電阻性網(wǎng)絡(luò)的第一電阻性元件的端子之間；以及 將第二電容性元件并行耦合在與所述(N-M)個(gè)級(jí)中的至少一者相關(guān)聯(lián)的電阻性網(wǎng)絡(luò)的第二電阻性元件的端子之間。43.如權(quán)利要求42所述的非瞬態(tài)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其特征在于，所述N個(gè)級(jí)中的每一者中的開關(guān)包括MOS晶體管，并且所述(N-M)個(gè)級(jí)中的第一子集中的每一者的第一和第二電容性元件具有基本上為所述MOS晶體管之一的漏極至基板電容的兩倍的電容。44.如權(quán)利要求43所述的非瞬態(tài)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其特征在于，所述2M-1個(gè)級(jí)中的至少一者的第一和第二電容性元件具有基本上為所述MOS晶體管之一的漏極至基板電容的兩倍的電容。45.一種非瞬態(tài)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，包括在由處理器執(zhí)行時(shí)使得所述處理器執(zhí)行以下動(dòng)作的指令: 形成與數(shù)字?jǐn)?shù)據(jù)的最高有效位相關(guān)聯(lián)的第一多個(gè)并行級(jí)； 在所述第一多個(gè)并行級(jí)中的每一者中生成電流； 經(jīng)由對(duì)差分?jǐn)?shù)據(jù)作出響應(yīng)的一對(duì)開關(guān)將在所述第一多個(gè)并行級(jí)中的每一者中生成的電流遞送至一對(duì)電流求和節(jié)點(diǎn)； 形成與所述數(shù)字?jǐn)?shù)據(jù)的最低有效位相關(guān)聯(lián)的第二多個(gè)級(jí)； 在所述第二多個(gè)級(jí)中的每一者中生成電流； 形成各自與所述第二多個(gè)級(jí)中的不同級(jí)相關(guān)聯(lián)的第一多個(gè)電阻性網(wǎng)絡(luò)； 經(jīng)由對(duì)差分?jǐn)?shù)據(jù)作出響應(yīng)的一對(duì)開關(guān)向所述第一多個(gè)電阻性網(wǎng)絡(luò)中的每一者遞送在其相關(guān)聯(lián)的級(jí)中所生成的電流； 根據(jù)每一電阻性網(wǎng)絡(luò)的相關(guān)聯(lián)的級(jí)的二元權(quán)重來縮放由該電阻性網(wǎng)絡(luò)接收到的電流，將經(jīng)縮放的電流遞送至所述一對(duì)電流求和節(jié)點(diǎn)； 將所述電流求和節(jié)點(diǎn)中的每一者的阻抗維持在由一增益值所定義的范圍內(nèi)；以及將所述電流求和節(jié)點(diǎn)之間的電壓差維持在由所述增益值所定義的范圍內(nèi)，遞送至所述電流求和節(jié)點(diǎn)的電流之差定義所述模擬信號(hào)的值。46.一種N位數(shù)模轉(zhuǎn)換器(DAC)，包括: 用于形成與數(shù)字?jǐn)?shù)據(jù)的M個(gè)最高有效位相關(guān)聯(lián)的2m-1個(gè)并行級(jí)的裝置； 用于在所述2M-1個(gè)級(jí)中的每一者中生成電流的裝置； 用于經(jīng)由對(duì)差分?jǐn)?shù)據(jù)作出響應(yīng)的一對(duì)開關(guān)將在所述2M-1個(gè)級(jí)中的每一者中生成的電流遞送至一對(duì)電流求和節(jié)點(diǎn)的裝置； 用于形成與所述數(shù)字?jǐn)?shù)據(jù)的(N-M)個(gè)最低有效位相關(guān)聯(lián)的(N-M)個(gè)級(jí)的裝置； 用于在所述(N-M)個(gè)級(jí)中的每一者中生成電流的裝置； 用于形成各自與所述(N-M)個(gè)級(jí)中不同級(jí)相關(guān)聯(lián)的(N-M)個(gè)電阻性網(wǎng)絡(luò)的裝置； 用于經(jīng)由對(duì)差分?jǐn)?shù)據(jù)作出響應(yīng)的一對(duì)開關(guān)向所述(N-M)個(gè)電阻性網(wǎng)絡(luò)中的每一者遞送在其相關(guān)聯(lián)的級(jí)中所生成的電流的裝置； 用于根據(jù)每一電阻性網(wǎng)絡(luò)的相關(guān)聯(lián)的級(jí)的二元權(quán)重來縮放由該電阻性網(wǎng)絡(luò)接收到的電流的裝置， 用于將經(jīng)縮放的電流遞送至所述一對(duì)電流求和節(jié)點(diǎn)的裝置； 用于將所述電流求和節(jié)點(diǎn)中的每一者的阻抗維持在由一增益值所定義的范圍內(nèi)的裝置；以及 用于將所述電流求和節(jié)點(diǎn)之間的電壓差維持在由所述增益值所定義的范圍內(nèi)的裝置，遞送至所述電流求和節(jié)點(diǎn)的電流之差定義所述模擬信號(hào)的值。47.如權(quán)利要求46所述的N位數(shù)模轉(zhuǎn)換器(DAC)，其特征在于，進(jìn)一步包括: 用于將與所述(N-M)個(gè)級(jí)中的級(jí)i相關(guān)聯(lián)的電阻性網(wǎng)絡(luò)耦合至所述(N-M)個(gè)級(jí)中的級(jí)(i+1)的電阻性網(wǎng)絡(luò)的裝置，其中i是表示該級(jí)在所述DAC內(nèi)的位位置的整數(shù)。48.如權(quán)利要求47所述的N位數(shù)模轉(zhuǎn)換器(DAC)，其特征在于，進(jìn)一步包括: 用于向所述(N-M)個(gè)級(jí)中的每一者供應(yīng)參考電壓的裝置。49.如權(quán)利要求46所述的N位數(shù)模轉(zhuǎn)換器(DAC)，其特征在于，與所述(N-M)個(gè)級(jí)中的每一者相關(guān)聯(lián)的電阻性網(wǎng)絡(luò)是R-2R網(wǎng)絡(luò)。50.如權(quán)利要求46所述的N位數(shù)模轉(zhuǎn)換器(DAC)，其特征在于，進(jìn)一步包括: 用于在所述N個(gè)級(jí)中的每一者中形成共源共柵電流源的裝置；以及 用于使用在所述N個(gè)級(jí)中的每一者中形成的共源共柵電流源來在該級(jí)中生成電流的 目.ο51.如權(quán)利要求46所述的N位數(shù)模轉(zhuǎn)換器(DAC)，其特征在于，所述N個(gè)級(jí)中的每一者中的開關(guān)是晶體管開關(guān)，所述晶體管開關(guān)之一的晶體管對(duì)表示由所述DAC接收到的真實(shí)數(shù)據(jù)位的位作出響應(yīng)而所述晶體管開關(guān)之一的晶體管對(duì)表示由所述DAC接收到的位的補(bǔ)的位作出響應(yīng)，其中所有N個(gè)級(jí)中的晶體管開關(guān)具有類似大小。52.如權(quán)利要求46所述的N位數(shù)模轉(zhuǎn)換器(DAC)，其特征在于，僅與所述(N-M)個(gè)級(jí)中的第一子集中的每一者相關(guān)聯(lián)的電阻性網(wǎng)絡(luò)是R-2R網(wǎng)絡(luò)。53.如權(quán)利要求47所述的N位數(shù)模轉(zhuǎn)換器(DAC)，其特征在于，與所述(N-M)個(gè)級(jí)中的第二子集中的每一者相關(guān)聯(lián)的電阻性網(wǎng)絡(luò)耦合至所述電流求和節(jié)點(diǎn)，所述第二子集不包括所述第一子集。54.如權(quán)利要求46所述的N位數(shù)模轉(zhuǎn)換器(DAC)，其特征在于，進(jìn)一步包括: 用于跟蹤所述電流求和節(jié)點(diǎn)的電壓的裝置；以及 用于將經(jīng)跟蹤的電壓供應(yīng)到所述(N-M)個(gè)級(jí)中的至少一者的電阻性網(wǎng)絡(luò)的裝置。55.如權(quán)利要求46所述的N位數(shù)模轉(zhuǎn)換器(DAC)，其特征在于，進(jìn)一步包括: 用于抵消向與所述(N-M)個(gè)級(jí)中的至少一者相關(guān)聯(lián)的電阻性網(wǎng)絡(luò)供應(yīng)電壓的參考電壓以及所述電流求和節(jié)點(diǎn)之間的電流的裝置。56.如權(quán)利要求46所述的N位數(shù)模轉(zhuǎn)換器(DAC)，其特征在于，進(jìn)一步包括: 用于將第一電阻性元件耦合在所述2M-1個(gè)級(jí)中的至少一者的晶體管開關(guān)中的第一晶體管開關(guān)與所述電流求和節(jié)點(diǎn)中的第一電流求和節(jié)點(diǎn)之間的裝置；以及 用于將第二電阻性元件耦合在所述2M-1個(gè)級(jí)中的至少一者的晶體管開關(guān)中的第二晶體管開關(guān)與所述電流求和節(jié)點(diǎn)中的第二電流求和節(jié)點(diǎn)之間的裝置。57.如權(quán)利要求46所述的N位數(shù)模轉(zhuǎn)換器(DAC)，其特征在于，進(jìn)一步包括: 用于將第一電容性元件并行耦合在與所述(N-M)個(gè)級(jí)中的至少一者相關(guān)聯(lián)的電阻性網(wǎng)絡(luò)的第一電阻性元件的端子之間的裝置；以及 用于將第二電容性元件并行耦合在與所述(N-M)個(gè)級(jí)中的至少一者相關(guān)聯(lián)的電阻性網(wǎng)絡(luò)的第二電阻性元件的端子之間的裝置。58.如權(quán)利要求57所述的N位數(shù)模轉(zhuǎn)換器(DAC)，其特征在于，所述N個(gè)級(jí)中的每一者中的開關(guān)包括MOS晶體管，并且所述(N-M)個(gè)級(jí)中的第一子集中的每一者的第一和第二電容性元件具有基本上為所述MOS晶體管之一的漏極至基板電容的兩倍的電容。59.一種數(shù)模轉(zhuǎn)換器，包括: 用于形成與數(shù)字?jǐn)?shù)據(jù)的最高有效位相關(guān)聯(lián)的第一多個(gè)并行級(jí)的裝置； 用于在所述第一多個(gè)并行級(jí)中的每一者中生成電流的裝置； 用于經(jīng)由對(duì)差分?jǐn)?shù)據(jù)作出響應(yīng)的一對(duì)開關(guān)將在所述第一多個(gè)并行級(jí)中的每一者中生成的電流遞送至一對(duì)電流求和節(jié)點(diǎn)的裝置； 用于形成與所述數(shù)字?jǐn)?shù)據(jù)的最低有效位相關(guān)聯(lián)的第二多個(gè)級(jí)的裝置； 用于在所述第二多個(gè)級(jí)中的每一者中生成電流的裝置； 用于形成各自與所述第二多個(gè)級(jí)中的不同級(jí)相關(guān)聯(lián)的第一多個(gè)電阻性網(wǎng)絡(luò)的裝置； 用于經(jīng)由對(duì)差分?jǐn)?shù)據(jù)作出響應(yīng)的一對(duì)開關(guān)向所述第一多個(gè)電阻性網(wǎng)絡(luò)中的每一者遞送在其相關(guān)聯(lián)的級(jí)中所生成的電流的裝置； 用于根據(jù)每一電阻性網(wǎng)絡(luò)的相關(guān)聯(lián)的級(jí)的二元權(quán)重來縮放由該電阻性網(wǎng)絡(luò)接收到的電流的裝置， 用于將經(jīng)縮放的電流遞送至所述一對(duì)電流求和節(jié)點(diǎn)的裝置； 用于將所述電流求和節(jié)點(diǎn)中的每一者的阻抗維持在由一增益值所定義的范圍內(nèi)的裝置；以及 用于將所述電流求和節(jié)點(diǎn)之間的電壓差維持在由所述增益值所定義的范圍內(nèi)的裝置，遞送至所述電流求和節(jié)點(diǎn)的電流之差定義所述模擬信號(hào)的值。
【專利摘要】一種N位數(shù)模轉(zhuǎn)換器(DAC)包括N個(gè)輸入級(jí)，每一輸入級(jí)生成相同量的電流并且包括對(duì)差分位作出響應(yīng)的一對(duì)類似大小的晶體管開關(guān)。與DAC的M個(gè)最高有效位相關(guān)聯(lián)的2M-1個(gè)輸入級(jí)被并行連接并且差分地將它們的電流遞送至DAC的電流求和節(jié)點(diǎn)。其余的(N-M)個(gè)級(jí)中的每一者包括一電阻性網(wǎng)絡(luò)，該電阻性網(wǎng)絡(luò)供應(yīng)由該級(jí)在DAC內(nèi)的位位置的二元權(quán)重所定義的電流。(N-M)個(gè)級(jí)將它們的電流差分地遞送至電流求和節(jié)點(diǎn)。DAC進(jìn)一步包括阻抗衰減器，該阻抗衰減器被適配成使電流求和節(jié)點(diǎn)的阻抗以及電流求和節(jié)點(diǎn)之間的電壓差維持在由布置在該阻抗衰減器中的差分放大器的增益所定義的范圍內(nèi)。
【IPC分類】H03M1/68, H03M1/74, H03M1/78, H03M1/08
【公開號(hào)】CN105009457
【申請(qǐng)?zhí)枴緾N201480012819
【發(fā)明人】D·徐, S·M·李
【申請(qǐng)人】高通股份有限公司
【公開日】2015年10月28日
【申請(qǐng)日】2014年3月4日
【公告號(hào)】US8896472, US20140253357, WO2014138098A1