”、“下”、“前”、“后”、“左”、“右”、“豎直”、“水平”、“頂”、“底”、“內(nèi)”、“外”等指示的方位或位置關系為基于附圖所示的方位或位置關系，僅是為了便于描述本發(fā)明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構造和操作，因此不能理解為對本發(fā)明的限制。此外，術語“第一”、“第二”僅用于描述目的，而不能理解為指示或暗示相對重要性。
[0027]在本發(fā)明的描述中，需要說明的是，除非另有明確的規(guī)定和限定，術語“安裝”、“相連”、“連接”應做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，可以是兩個元件內(nèi)部的連通。對于本領域的普通技術人員而言，可以具體情況理解上述術語在本發(fā)明中的具體含義。
[0028]本發(fā)明提出的基于反相器實現(xiàn)的全數(shù)字模塊Sigma-Delta調制器，該基于反相器實現(xiàn)的全數(shù)字模塊Sigma-Delta調制器包括基于數(shù)字反相器的積分器，基于數(shù)字反相器的比較器和反饋邏輯模塊三部分；
[0029]如圖2所示，所述基于數(shù)字反相器的積分器，由數(shù)字反相器，采樣電容，積分電容及自調零模塊構成:CS1是采樣電容，CSl的左端分別與時鐘φ Id控制的采樣信號端，反饋邏輯控制的反饋電壓土Vref相連；CS1的右端分別與Φ I控制的參考電壓，自調零電容Ce，及Φ2控制的積分電容CIl相連，Φ I控制的開關連接反相器輸入和輸出端。時鐘Φ1和Φ 2是兩相不重疊時鐘，當控制時鐘Φ1 = I時(所控制開關導通)，輸入信號被采樣至CSl ;反相器短接，工作點被鎖定，存入電容Ce上。當控制時鐘Φ1 =0時(所控制開關關閉)，Ce將反相器偏置在工作點上，反相器提供最大增益；CS1上的電荷流向CI1，完成第一次積分。第二次積分過程與第一次積分類似。
[0030]所述基于數(shù)字反相器的比較器，由數(shù)字反相器和自調零模塊構成:自調零電容Ce左端分別與第二積分器輸出和Φ2控制的參考電壓相連；Φ2控制的開關連接反相器輸入和輸出端。當控制時鐘Φ2 = I時，反相器短接，工作點被鎖定，存入電容Ce上。當控制時鐘Φ2 = O時，Ce將反相器偏置在工作點上，此時第二積分器的輸出電壓將和參考電壓進行比較，反相器的輸出端被拉至高電平或者地，完成一次比較。
[0031]所述反饋邏輯模塊，由兩組D鎖存器，四組AND門與反饋開關組成:第一 D鎖存器與第二積分器輸出相連，第二 D鎖存器與第一 D鎖存器相連；第一 D鎖存器的輸出電平值經(jīng)過AND門控制，作為反饋信號反饋至第二積分器，第二 D鎖存器的輸出電平值經(jīng)過AND門控制，作為反饋信號反饋至第一積分器；第一二積分器和第一二 D鎖存器，均采用異步時鐘控制。
[0032]所述基于反相器實現(xiàn)的全數(shù)字模塊Sigma-Delta調制器，其反相器需使用cascode結構增益增強型反相器。
[0033]所述基于反相器實現(xiàn)的全數(shù)字模塊Sigma-Delta調制器，其所用開關應采用低壓開關，實現(xiàn)軌到軌設計。
[0034]所述基于反相器實現(xiàn)的全數(shù)字模塊Sigma-Delta調制器，其所用時鐘應為兩相非重疊時鐘，并由芯片內(nèi)部時鐘模塊產(chǎn)生。
[0035]圖3為本發(fā)明的新型的基于反相器實現(xiàn)的全數(shù)字模塊Sigma-Delta調制器的頻譜圖。從圖中可以看出，該新型的全數(shù)字模塊Sigma-Delta調制器在滿幅正弦波輸入下精度為9.6位。
[0036]盡管上面已經(jīng)示出和描述了本發(fā)明的實施例，可以理解的是，上述實施例是示例性的，不能理解為對本發(fā)明的限制，本領域的普通技術人員在不脫離本發(fā)明的原理和宗旨的情況下在本發(fā)明的范圍內(nèi)可以對上述實施例進行變化、修改、替換和變型。
【主權項】
1.一種基于反相器實現(xiàn)的全數(shù)字模塊Sigma-Delta調制器，其特征在于，所述基于反相器實現(xiàn)的全數(shù)字模塊Sigma-Delta調制器包括基于數(shù)字反相器的積分器，基于數(shù)字反相器的比較器和反饋邏輯模塊三部分； 所述基于數(shù)字反相器的積分器，由數(shù)字反相器，采樣電容，積分電容及自調零模塊構成:CS1是采樣電容，CSl的左端分別與時鐘Φ Id控制的采樣信號端，反饋邏輯控制的反饋電壓土Vref相連；CS1的右端分別與Φ I控制的參考電壓，自調零電容Ce，及Φ 2控制的積分電容CIl相連，Φ I控制的開關連接反相器輸入和輸出端。時鐘Φ1和Φ2是兩相不重疊時鐘，當控制時鐘Φ1 = I時(所控制開關導通)，輸入信號被采樣至CSl ;反相器短接，工作點被鎖定，存入電容Ce上。當控制時鐘Φ I = O時(所控制開關關閉)，Ce將反相器偏置在工作點上，反相器提供最大增益；CS1上的電荷流向Cl I，完成第一次積分，第二次積分過程與第一次積分類似， 所述基于數(shù)字反相器的比較器，由數(shù)字反相器和自調零模塊構成:自調零電容Ce左端分別與第二積分器輸出和Φ2控制的參考電壓相連；Φ2控制的開關連接反相器輸入和輸出端。當控制時鐘Φ2 = I時，反相器短接，工作點被鎖定，存入電容Ce上。當控制時鐘Φ2 = O時，Ce將反相器偏置在工作點上，此時第二積分器的輸出電壓將和參考電壓進行比較，反相器的輸出端被拉至高電平或者地，完成一次比較， 所述反饋邏輯模塊，由兩組D鎖存器，四組AND門與反饋開關組成:第一 D鎖存器與第二積分器輸出相連，第二 D鎖存器與第一 D鎖存器相連；第一 D鎖存器的輸出電平值經(jīng)過AND門控制，作為反饋信號反饋至第二積分器，第二D鎖存器的輸出電平值經(jīng)過AND門控制，作為反饋信號反饋至第一積分器；第一二積分器和第一二 D鎖存器，均采用異步時鐘控制。2.根據(jù)權利要求1所述的基于反相器實現(xiàn)的全數(shù)字模塊Sigma-Delta調制器，其特征在于，所述反相器使用cascode結構增益增強型反相器。3.根據(jù)權利要求1所述的基于反相器實現(xiàn)的全數(shù)字模塊Sigma-Delta調制器，其特征在于，所用開關采用低壓開關，實現(xiàn)軌到軌設計。4.根據(jù)權利要求1所述的基于反相器實現(xiàn)的全數(shù)字模塊Sigma-Delta調制器，其特征在于，所用時鐘為兩相非重疊時鐘，并由芯片內(nèi)部時鐘模塊產(chǎn)生。
【專利摘要】本發(fā)明公開了一種基于反相器實現(xiàn)的全數(shù)字模塊Sigma-Delta調制器，包括兩個基于數(shù)字反相器的積分器，反相器在自調零技術的作用下穩(wěn)定工作點以在積分過程中實現(xiàn)反饋功能；一個基于反相器的比較器，反相器在自調零技術的作用下穩(wěn)定工作點以實現(xiàn)高精度低功耗電壓比較功能；由D鎖存器和門電路組成的反饋控制邏輯。本發(fā)明能在極低供電電壓下正常工作，具有很高的電流利用效率，功耗極低。且沒有使用傳統(tǒng)的放大器而是采用數(shù)字模塊進行模擬電路設計，能規(guī)避低電壓設計中出現(xiàn)的諸如動態(tài)范圍減小，本征增益不足，噪聲惡化等問題，符合模數(shù)轉換器全數(shù)字化的設計趨勢。
【IPC分類】H03M3/00
【公開號】CN104901700
【申請?zhí)枴緾N201510239808
【發(fā)明人】方華軍, 凌童, 向志鵬, 許軍, 王敬, 梁仁榮
【申請人】清華大學
【公開日】2015年9月9日
【申請日】2015年5月12日