高速adc應(yīng)用的lc晶格延遲線的制作方法
【技術(shù)領(lǐng)域】
[0001] 本公開一般涉及模數(shù)轉(zhuǎn)換器，并且更具體地涉及在高速模數(shù)轉(zhuǎn)換器中使用的延遲 線。
【背景技術(shù)】
[0002] 在許多電子應(yīng)用中，模擬輸入信號被轉(zhuǎn)換為數(shù)字輸出信號（例如，用于進一步的 數(shù)字信號處理）。例如，在精確的測量系統(tǒng)中，電子裝置被設(shè)置有一個或多個傳感器以進行 測量，并且這些傳感器可以產(chǎn)生模擬信號。該模擬信號然后將被提供到模數(shù)轉(zhuǎn)換器（ADC) 作為輸入，以產(chǎn)生數(shù)字輸出信號，以便進一步處理。在另一種情況中，天線基于在空氣中攜 帶信息/信號的電磁波產(chǎn)生模擬信號。由天線產(chǎn)生的模擬信號隨后作為輸入提供到ADC，以 產(chǎn)生數(shù)字輸出信號，以便進一步處理。
[0003] 模數(shù)轉(zhuǎn)換器可用于許多地方，諸如寬帶通信系統(tǒng)、音頻系統(tǒng)、接收器系統(tǒng)，等等。 ADC可以轉(zhuǎn)換表示現(xiàn)實世界的現(xiàn)象（例如，光、聲、溫度或壓力）的模擬電信號，用于進行數(shù) 據(jù)處理的目的。設(shè)計ADC并不是普通的任務(wù)，因為每個應(yīng)用可具有在性能、功耗、成本和尺 寸上不同的需求。模數(shù)轉(zhuǎn)換器用于廣泛的應(yīng)用，包括通信、能源、醫(yī)療、儀器儀表和測量、電 機控制、工業(yè)自動化及航天/國防。隨著需要ADC的應(yīng)用增長，對于準確而可靠的轉(zhuǎn)換性能 的需要也增長。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明描述對于高速CT模數(shù)轉(zhuǎn)換器（ADC)應(yīng)用使用無源連續(xù)時間（CT)延遲線的 技術(shù)和方法。在這些CTADC常見的連續(xù)時間殘余產(chǎn)生階段，模擬輸入和DAC輸出之間的適 當延遲是至關(guān)重要的。具體來說，采用基于電感-電容（LC)的晶格延遲元件，以使能高性 能CT流水線ADC和CTA-2(A2)ADC。使用基于LC晶格的延遲元件對于具有良好控制 阻抗的連續(xù)時間信號提供寬頻帶群延遲。特別是需要在CT信號和它的數(shù)字化版本之間產(chǎn) 生低噪聲和低失真殘留的架構(gòu)中，這將是重要的電路元件以架構(gòu)高性能的CTADC。基于LC 晶格的延遲元件使能高速連續(xù)時間流水線ADC和△ - 2ADC所需的無噪聲、無失真的寬帶延 遲。
【附圖說明】
[0005] 圖1是示出根據(jù)本公開的一些實施例的包括多個延遲線的連續(xù)時間流水線模數(shù) 轉(zhuǎn)換器的系統(tǒng)架構(gòu)的簡化示意圖；
[0006] 圖2是在連續(xù)時間流水線模數(shù)轉(zhuǎn)換器（諸如，圖1所示的模數(shù)轉(zhuǎn)換器）內(nèi)的示例 性波形的曲線；
[0007] 圖3是示出根據(jù)本公開的一些實施例的殘余產(chǎn)生階段或電路的簡化示意圖；
[0008] 圖4是根據(jù)本公開的一些實施例與殘余產(chǎn)生階段相關(guān)聯(lián)的信號的示例性波形的 曲線圖；
[0009] 圖5表示根據(jù)本公開的一些實施例示出了諧振電路的晶格的兩個簡化示意圖；
[0010] 圖6示出根據(jù)本公開的一些實施例的具有級聯(lián)諧振晶格電路的殘留產(chǎn)生階段； [0011] 圖7A示出根據(jù)本公開的一些實施例的級聯(lián)諧振晶格電路的簡化示意圖；
[0012] 圖7B示出根據(jù)本公開的一些實施例的由級聯(lián)諧振晶格電路提供的延遲頻率的效 果；
[0013] 圖8示出根據(jù)本公開的一些實施例的諧振電路的晶格/結(jié)構(gòu)；
[0014] 圖9A表示根據(jù)本公開的一些實施例，示出磁通量圖案方向性的示意圖；
[0015]圖9B示出根據(jù)本公開的一些實施例，在集成電路中的連續(xù)時間流水線模數(shù)轉(zhuǎn)換 器布局的俯視圖；
[0016] 圖10表示根據(jù)本公開的一些實施例，示出磁通量圖案的2個連續(xù)流水線模數(shù)轉(zhuǎn)換 器階段的8個平面電感器的頂視圖；
[0017] 圖11A-B示出根據(jù)本公開的一些實施例，在模數(shù)轉(zhuǎn)換器中相鄰階段的延時線中4 個平面電感器的可能磁通量圖案；
[0018] 圖12A-B示出根據(jù)本公開的一些實施例，在模數(shù)轉(zhuǎn)換器中相鄰階段的延遲線的8 個平面電感器的可能磁通量圖案；
[0019] 圖13A-B示出根據(jù)本公開的一些實施例，在模數(shù)轉(zhuǎn)換器中相鄰階段的延遲線的12 個平面電感器的可能磁通量圖案；
[0020] 圖14A-B示出根據(jù)本公開的一些實施例，在模數(shù)轉(zhuǎn)換器中相鄰階段的延遲線的16 個平面電感器的可能磁通量圖案；
[0021] 圖15示出根據(jù)本公開的一些實施例，用于具有4個不同磁通量圖案的平面電感器 的模數(shù)轉(zhuǎn)換器中相鄰階段之間的模擬磁耦合因子的曲線圖；
[0022] 圖16示出根據(jù)本公開的一些實施例，用于具有2個不同磁通量圖案的平面電感器 的連續(xù)時間流水線模數(shù)轉(zhuǎn)換器的模擬輸出頻譜的曲線圖；
[0023] 圖17示出按照本公開的一些實施例，具有連續(xù)時間延遲線的0-4連續(xù)時間A -2 多階段噪聲成形模數(shù)轉(zhuǎn)換器的簡化示意圖；
[0024] 圖18示出按照本公開的一些實施例，具有連續(xù)時間延遲線的2-2ZOOMA-2多階 段級噪聲成形模數(shù)轉(zhuǎn)換器的簡化示意圖；和
[0025] 圖19示出根據(jù)本公開的一些實施例的具有多個連續(xù)時間延遲線的行波電路的簡 化示意圖。
【具體實施方式】
[0026] 模數(shù)轉(zhuǎn)換器（ADC)是將連續(xù)物理量轉(zhuǎn)換為表示量的幅值的數(shù)字的設(shè)備。轉(zhuǎn)換涉及 將模擬輸入信號量化，所以這將引入少量誤差。通常情況下，通過將模擬輸入信號周期性采 樣進行量化。結(jié)果是已轉(zhuǎn)換連續(xù)時間和連續(xù)振幅模擬輸入信號到離散時間和離散幅度數(shù)字 信號的數(shù)字值序列（即，數(shù)字信號）。
[0027]ADC通常由以下應(yīng)用需求定義：其帶寬（可以適當?shù)剞D(zhuǎn)換成數(shù)字信號的模擬信號 的頻率范圍），其分辨率（最大模擬信號可以分成數(shù)并表示為數(shù)字信號的離散電平），以及 它的信噪比（相對于所述ADC的引入噪聲，ADC如何精確測量信號）。模數(shù)轉(zhuǎn)換器（ADC)具 有許多不同的設(shè)計，其可根據(jù)應(yīng)用的要求進行選擇。
[0028] 許多現(xiàn)代的ADC設(shè)計（諸如，流水線ADC和多級噪聲成形ADC)包括：多個級，用于 數(shù)字化系統(tǒng)的信號和誤差，以便滿足涉及帶寬、分辨率和信噪比的設(shè)計要求。一個或多個階 段通常使用原始模擬輸入信號作為參考信號，以產(chǎn)生殘余信號（即，模擬輸入信號的濾波 版本或重構(gòu)版本之間的誤差），以便減少由ADC導(dǎo)入的噪聲量和/或提高輸出的分辨率。制 造殘余的方法通常需要原始模擬輸入信號和原始模擬輸入信號的濾波版本的相位匹配，但 原始模擬輸入信號的濾波引入延遲。因此，通常提供延遲線以延遲原始模擬輸入信號，用于 濾波版本的相位匹配，以便產(chǎn)生所希望的剩余信號。本公開內(nèi)容描述采用連續(xù)時間（CT)電 路在提供延遲模擬輸入信號中使用的改進延遲線，例如，用于產(chǎn)生殘余信號（也可設(shè)想其 它應(yīng)用）。
[0029] 示例應(yīng)用：連續(xù)時間流水線模數(shù)轉(zhuǎn)換器
[0030] 使用延遲線以延遲模擬輸入信號的一個示例電路是流水線模數(shù)轉(zhuǎn)換器（ADC)。傳 統(tǒng)上，流水線ADC提供使用開關(guān)電容器電路的延遲線路。開關(guān)電容器電路提供采樣-保持 類型的延遲線，用于在ADC的殘余產(chǎn)生階段中延遲模擬輸入信號。在本公開中，具有一個或 多個延時線的流水線ADC不使用開關(guān)電容器電路來提供延遲線。相反，使用連續(xù)時間CT電 路。其結(jié)果是（總）的連續(xù)時間（CT)流水線模數(shù)轉(zhuǎn)換器（ADC)，它利用（全部）CT電路來 實現(xiàn)流水線ADC。
[0031] 圖1是示出根據(jù)本公開的一些實施例的包括多個延遲線的連續(xù)時間流水線模數(shù) 轉(zhuǎn)換器的系統(tǒng)架構(gòu)的簡化示意圖。具體地，圖1示出了CT流水線ADC的前三個階段。模擬 輸入信號ul通過快速/粗放ADC數(shù)字化（示為ADC1，可以使用閃速ADC來實現(xiàn)），以及快 速/粗放ADCvl的數(shù)字輸出用于驅(qū)動電流數(shù)模轉(zhuǎn)換器（DAC)(示出為DAC1)。輸入電壓信 號ul也被轉(zhuǎn)換成通過電阻和延遲線路組件的一些延遲的信號電流。經(jīng)延遲的信號電流和 電流模式DAC輸出電流之間的差是由跨導(dǎo)放大器（示為"TIA"）進行放大，它包括放大器 A1和并聯(lián)-并聯(lián)反饋網(wǎng)絡(luò)。放大器的輸出u2成為到第二階段的模擬輸入電壓信號。在圖 1的底部，示出數(shù)字信號的重建。每個階段的數(shù)字輸出由ADC產(chǎn)生，以及它們向后和濾波響 應(yīng)1/STF相加（STF:每個單獨CT流水線階段的信號傳遞函數(shù)）。在圖1中的示意電路圖描 繪為單端，但實際實施方式通常差分。
[0032] 在具有CT電路的離散時間（DT)延遲線（在常規(guī)流水線ADC中使用）中替換開關(guān) 電容器電路的一個原因是功耗。CT流水線ADC通常具有比傳統(tǒng)流水線ADC的CT延遲線低 幾倍的功耗，并同時提供相同的性能。對于DT延遲線，當充電電容器時，用于充電開關(guān)電 容器電路中的電容器的放大器輸出電流在開始時是相當高的，而CT電路的放大器輸出電 流通常是恒定的，并比開關(guān)電容器電路得最大放大器輸出電流小幾倍（同時保持兩者之間 的性能為常數(shù)）。其結(jié)果是，具有DT延遲線的流水線ADC的功率放大器比起在具有流水線 ADC的CT延遲線功率放大器需要更加耗電（因此，消耗更多的功率）（并保持同一信噪比性 能）。
[0033] 健壯的延遲線的重要性
[0034] 延遲線（諸如，圖1所示的延時線）在CT流水線ADC中起到了至關(guān)重要的作用。 當使用實際電路實現(xiàn)時，圖1中的ADC模塊和DAC模塊將表現(xiàn)出一些固有的延遲。在常規(guī) 的集成電路（1C)實施方式中，ADC和DAC將通過時鐘信號CK計時。該CK決定了整體CT 流水線ADC的采樣率。通過ADC和DAC的延遲可以是大約或等同1至2 (在大多數(shù)情況下， 1.5)的CK周期。延遲通常取決于電