一種低雜散的dds單頻信號發(fā)生器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及信號合成的技術(shù)領(lǐng)域領(lǐng)域，具體涉及一種低雜散的DDS單頻信號發(fā)生器。
【背景技術(shù)】
[0002]DDS，是直接數(shù)字頻率合成的簡稱，經(jīng)典的DDS信號發(fā)生器的結(jié)構(gòu)如圖1所示:
[0003]相位累加器在參考時鐘RFC的控制下，不斷累加頻率控制字FCW，然后相位累加器的輸出經(jīng)截斷后去查找ROM表，查到的幅度值即為相位累加器輸出所對應(yīng)的幅度值，然后在經(jīng)過數(shù)模轉(zhuǎn)化器DAC，低通濾波器LP得到模擬的，頻率受FCW控制的正弦波。
[0004]如圖2所示，其核心組成為:包括參考時鐘(fc)、累加器、頻率控制字(FCW)和ROM表。
[0005]這種經(jīng)典的方案存在以下問題，ROM占用多，相位截斷誤差大，幅度截斷誤差大。這些問題限制了 DDS的工程實用性。

【發(fā)明內(nèi)容】

[0006]本發(fā)明要解決的技術(shù)問題是:經(jīng)典DDS技術(shù)具有的ROM占用多，產(chǎn)生單頻信號的時候，周期性噪聲帶來的雜散大的缺點。針對以上問題，提出了一種低雜散的DDS單頻信號發(fā)生器。
[0007]本發(fā)明解決上述技術(shù)問題采用的技術(shù)方案是:一種低雜散的DDS單頻信號發(fā)生器，包括第一累加器、對稱性處理模塊、第二累加器、ROM表、分頻模塊和相位抖動器；第一累加器在參考時鐘下，累加某一頻率控制字，頻率控制字用于控制最終輸出波形的頻率，第一累加器的輸出進(jìn)入對稱性處理模塊，對稱性處理模塊根據(jù)輸入值的最高2位來判斷所處于的象限，并且根據(jù)剩余位得到第二累加器的輸入，同時分頻模塊得到的時鐘驅(qū)動相位抖動器產(chǎn)生抖動值，抖動值與對稱性處理模塊輸出的值通過第二累加器進(jìn)行累加，累加的結(jié)果進(jìn)入ROM表查詢幅度值，該幅度值根據(jù)對稱性處理模塊得出的象限進(jìn)行修正，修正得到的值為最終該相位對應(yīng)的幅度值。
[0008]進(jìn)一步的，對稱性處理模塊根據(jù)累加器輸出的高2位判斷值所處的象限，并將剩余位作為第二累加器的輸入。
[0009]進(jìn)一步的，ROM表中存儲了四分之一波長的幅度數(shù)據(jù)，而不是存儲整個波長的數(shù)據(jù)，起到了壓縮ROM的作用。
[0010]進(jìn)一步的，相位抖動器在分頻信號的驅(qū)動下，產(chǎn)生相位抖動值，抖動值與對稱性處理模塊的輸出值在第二累加器中疊加，疊加得到的值進(jìn)入ROM表進(jìn)行查詢，查詢得到的值結(jié)合相位的象限進(jìn)行修正，得到最終的幅度值。
[0011]本發(fā)明的原理在于:
[0012]首先利用了正弦波的對稱性，根據(jù)正弦波的對稱性將ROM壓縮為原來的四分之一。其次，使用相位抖動器打亂了周期性采樣引入的周期性噪聲，從而降低了 DDS合成單頻信號的雜散。
[0013]本發(fā)明與現(xiàn)有技術(shù)相比，具有如下優(yōu)點:
[0014](I)本發(fā)明ROM占用低:R0M表中存儲了四分之一波長的幅度數(shù)據(jù)，而不是存儲整個波長的數(shù)據(jù)，起到了壓縮ROM的作用。
[0015](2)本發(fā)明具有低雜散性:通過產(chǎn)生的偽隨機m序列最為相位抖動發(fā)生器，打亂了由傳統(tǒng)DDS信號合成產(chǎn)生的周期性采樣噪聲，這樣降低了合成信號的雜散。
【附圖說明】
[0016]圖1為經(jīng)典的DDS信號發(fā)生器的結(jié)構(gòu)圖。
[0017]圖2為經(jīng)典的DDS信號發(fā)生器的核心組成示意圖，其中包括累加器1，ROM表4。
[0018]圖3為本發(fā)明的低雜散的DDS單頻信號發(fā)生器的組成示意圖，其中包括第一累加器1、第一累加器3、對稱性處理模塊2，ROM表4、分頻模塊5，相位抖動器6。
【具體實施方式】
[0019]下面結(jié)合附圖以及具體實施例進(jìn)一步說明本發(fā)明。
[0020]如圖2所示，經(jīng)典的DDS信號發(fā)生器主要包括兩個部分，包括累加器I和ROM表4。由此帶來的工程問題包括ROM占用多，產(chǎn)生的單頻信號的雜散大。
[0021]如圖3所示，本發(fā)明的低雜散的DDS單頻信號發(fā)生器，包括第一累加器1、對稱性處理模塊2，第一累加器3、ROM表4、分頻模塊5和相位抖動器6。
[0022]可以看到，圖3中低雜散的DDS單頻信號發(fā)生器與經(jīng)典DDS信號發(fā)生器相比多了對稱性處理模塊2分頻模塊5和相位抖動器6，通過利用正弦曲線的對稱性，可以將ROM表的大小壓縮為原來的四分之一。通過相位抖動器，打破了傳統(tǒng)DDS產(chǎn)生單頻序列的周期性，降低了單頻信號的雜散。
[0023]累加器I在參考時鐘下，累加某一頻率控制字，頻率控制字用于控制最終輸出波形的頻率，累加器I的輸出進(jìn)入對稱性處理模塊2，對稱性處理模塊2根據(jù)輸入值的最高2位來判斷所處于的象限，并且根據(jù)剩余位得到累加器3的輸入，同時分頻模塊5得到的時鐘驅(qū)動相位抖動器6產(chǎn)生抖動值，抖動值與對稱性處理模塊2輸出的值通過累加器3進(jìn)行累加，累加的結(jié)果進(jìn)入ROM表4查詢幅度值，該幅度值根據(jù)對稱性處理模塊2得出的象限進(jìn)行修正，修正得到的值為最終該相位對應(yīng)的幅度值。
【主權(quán)項】
1.一種低雜散的DDS單頻信號發(fā)生器，其特征在于:包括第一累加器(I)、對稱性處理模塊(2)、第二累加器(3)、R0M表(4)、分頻模塊(5)和相位抖動器(6);第一累加器⑴在參考時鐘下，累加某一頻率控制字，頻率控制字用于控制最終輸出波形的頻率，第一累加器(I)的輸出進(jìn)入對稱性處理模塊(2)，對稱性處理模塊(2)根據(jù)輸入值的最高2位來判斷所處于的象限，并且根據(jù)剩余位得到第二累加器(3)的輸入，同時分頻模塊(5)得到的時鐘驅(qū)動相位抖動器(6)產(chǎn)生抖動值，抖動值與對稱性處理模塊(2)輸出的值通過第二累加器(3)進(jìn)行累加，累加的結(jié)果進(jìn)入ROM表(4)查詢幅度值，該幅度值根據(jù)對稱性處理模塊(2)得出的象限進(jìn)行修正，修正得到的值為最終該相位對應(yīng)的幅度值。
2.根據(jù)權(quán)利要求1所述的低雜散的DDS單頻信號發(fā)生器，其特征在于:第一累加器(I)在參考時鐘的作用于不斷累加頻率控制字。
3.根據(jù)權(quán)利要求1所述的低雜散的DDS單頻信號發(fā)生器，其特征在于:對稱性處理模塊(2)根據(jù)累加器輸出的高2位判斷值所處的象限，并將剩余位作為第二累加器(3)的輸入。
4.根據(jù)權(quán)利要求1所述的低雜散的DDS單頻信號發(fā)生器，其特征在于:R0M表(4)僅用于存儲1/4波長的幅度值。
5.根據(jù)權(quán)利要求1所述的低雜散的DDS單頻信號發(fā)生器，其特征在于:第二累加器(3)用于計算相位抖動器(6)產(chǎn)生的抖動值和對稱性處理模塊(2)輸出值的和。
6.根據(jù)權(quán)利要求1所述的低雜散的DDS單頻信號發(fā)生器，其特征在于:分頻模塊(5)對參考時鐘fc進(jìn)行分頻，分頻比可以自由設(shè)定。
7.根據(jù)權(quán)利要求1所述的低雜散的DDS單頻信號發(fā)生器，其特征在于:相位抖動器(6)用于產(chǎn)生相位抖動值，抖動值由偽隨機的m序列來產(chǎn)生。
【專利摘要】一種低雜散的DDS單頻信號發(fā)生器，包括第一累加器(1)、對稱性處理模塊(2)、第二累加器(3)、ROM表(4)、分頻模塊(5)和相位抖動器(6)，第一累加器(1)在參考時鐘下，累加某一頻率控制字，頻率控制字用于控制最終輸出波形的頻率，第一累加器(1)的輸出進(jìn)入對稱性處理模塊(2)，對稱性處理模塊(2)根據(jù)輸入值的最高2位來判斷所處于的象限，并且根據(jù)剩余位得到第二累加器(3)的輸入，同時分頻模塊(5)得到的時鐘驅(qū)動相位抖動器(6)產(chǎn)生抖動值，抖動值與對稱性處理模塊(2)輸出的值通過第二累加器(3)進(jìn)行累加，累加的結(jié)果進(jìn)入ROM表(4)查詢幅度值，該幅度值根據(jù)對稱性處理模塊(2)得出的象限進(jìn)行修正，修正得到的值為最終該相位對應(yīng)的幅度值。
【IPC分類】H03L7-18
【公開號】CN104734701
【申請?zhí)枴緾N201510161477
【發(fā)明人】劉志會, 凡木文
【申請人】中國科學(xué)院光電技術(shù)研究所
【公開日】2015年6月24日
【申請日】2015年4月8日