自偏置鎖相環(huán)的制作方法
【技術領域】
[0001] 本發(fā)明涉及半導體技術，尤其是一種自偏置鎖相環(huán)。
【背景技術】
[0002] 鎖相環(huán)（PhaseLockedLoop，PLL)被廣泛應于系統(tǒng)級芯片（SystemonChip，S0C) 中，以構成頻率合成器、時鐘發(fā)生器等。高性能鎖相環(huán)需要具有以下特點：不易受工藝、電壓 和溫度（PVT)變化的影響；頻帶寬；鎖定后相位抖動（jitter)和頻率變化??；單片集成濾波 器；電路的功耗低。但是，同時達到以上特點的鎖相環(huán)是很難設計的。尤其是隨著芯片器 件尺寸的持續(xù)減小，工藝帶來的變化將對高速率、寬頻帶范圍的鎖相環(huán)設計帶來較大挑戰(zhàn)。 另外，電源電壓與工作溫度也對鎖相環(huán)設計帶來較大影響。采用傳統(tǒng)結構的設計時，必須將 PVT影響考慮在內(nèi)。也即，在設計電路時就需要為工藝、電壓和溫度變化帶來的影響預留余 量，以使得鎖相環(huán)能夠穩(wěn)定工作并滿足設計的性能要求。
[0003] 現(xiàn)有的鎖相環(huán)技術使用了自偏置結構來應對PVT問題。在J.Maneatis等 人的"Self-biasedhigh-bandwidthlow-jitterl-t〇-14096multiplierclock generatorPLL，'（參見IEEEint.Solid-StateCircuitsConf.Dig.Tech. Papers,Feb. 12003,pp. 424?425)中，公開了一種在自偏置PLL電路中的低通濾波器中使 用具有有源電阻R的技術。在US7, 719, 328和US7, 986, 191中，公開了使用MOS器件作為 自偏置PLL電路中的低通濾波器中的有源電阻的技術方案。
[0004] 然而，上述現(xiàn)有技術的PLL結構存在著如下缺點。對于設計好的電路來說，其環(huán)路 帶寬也是相對固定的。這些PLL電路將不能提供對環(huán)路帶寬的調(diào)節(jié)。更具體地，在上述PLL 結構中，由于電路參數(shù)已經(jīng)固定（電阻、電容值已經(jīng)被選定)，因此，其環(huán)路帶寬也已經(jīng)固定。 對于上述電路，僅有的調(diào)節(jié)帶寬的方式是改變PLL中的電荷泵的電流。例如，提供某些可編 程電流來調(diào)節(jié)PLL的帶寬。然而，可編程電流僅僅能夠提供簡單的分級調(diào)節(jié)，例如1/2U/4 電流等等，無法提供更加靈活的帶寬調(diào)節(jié)。此外，當使用可編程電流來改變環(huán)路帶寬時，由 于電路參數(shù)已經(jīng)固定，因此導致調(diào)節(jié)可編程電流有可能導致PLL工作不穩(wěn)定。
[0005] 以下參考文獻通過引用全文并入本申請中。
[0006] 參考文獻：
[0007]I>JohnG.Maneatis等人的 "Self-biasedhigh-bandwidth low-jitterl-t〇-14096multiplierclockgeneratorPLL，'（參見IEEEint.Solid-State CircuitsConf.Dig.Tech.Papers,Feb. 12003,pp. 424 ?425)
[0008] 2、US7, 719, 328 (由相同發(fā)明人作出，已轉讓給本專利的申請人）
[0009] 3、US7, 986, 191 (轉讓給本專利的申請人）
[0010] 4、JohnG.Maneatis的"Low-JitterProcess-IndependentDLLandPLLBased onSelf-BiasedTechniques"（參見IEEEJOURNALOFSOLID-STATECIRCUITS，VOL. 31，NO .11,November1996,pp. 1723-1732)

【發(fā)明內(nèi)容】

[0011] 本發(fā)明實施例所要解決的一個技術問題是：本發(fā)明提供一種自偏置鎖相環(huán)結構， 在確定了電路結構之后，仍然能夠通過調(diào)節(jié)輸入到自偏置鎖相環(huán)的至少一個可調(diào)節(jié)參數(shù)來 靈活地調(diào)節(jié)環(huán)路帶寬。
[0012] 優(yōu)選地，根據(jù)本發(fā)明的優(yōu)選實施例，能夠在調(diào)節(jié)環(huán)路帶寬的同時保證自偏置鎖相 環(huán)在寬環(huán)路帶寬范圍內(nèi)穩(wěn)定地工作。
[0013] 根據(jù)本發(fā)明的一方面，提供了一種自偏置鎖相環(huán)，包括：偏置生成器（130)，用于 取決于自偏置鎖相環(huán)的至少一個可調(diào)節(jié)參數(shù)提供偏置電流Ib，使得能夠基于所述至少一個 可調(diào)節(jié)參數(shù)而調(diào)節(jié)所述自偏置鎖相環(huán)的帶寬。
[0014] 優(yōu)選的，其中所述可調(diào)節(jié)自偏置鎖相環(huán)參數(shù)包括以下中的至少一個：所述自偏置 鎖相環(huán)的參考電壓Vref、所述自偏置鎖相環(huán)的參考頻率Fref。
[0015]優(yōu)選的，所述偏置電流Ib與自偏置鎖相環(huán)的參考頻率Fref、參考電壓Vref之間的 關系為：
[0016] Ib=Fref*Vref*C，其中，C為預設系數(shù)。
[0017] 優(yōu)選的，通過調(diào)節(jié)所述自偏置鎖相環(huán)的參考電壓來調(diào)節(jié)所述自偏置鎖相環(huán)的環(huán)路 帶寬。
[0018] 優(yōu)選的，還包括環(huán)路濾波器（140)，所述環(huán)路濾波器（140)耦合到所述偏置生成器 (130)并響應于所述偏置生成器產(chǎn)生的偏置電流提供控制電壓。
[0019] 優(yōu)選的，還包括相位頻率檢測器（110)、電荷泵（120)、壓控振蕩器（150)和分頻器 (160)，所述相位頻率檢測器（110)用于檢測參考信號和反饋信號之間的頻率差和相位差并 產(chǎn)生脈沖控制信號；所述電荷泵（120)，響應于所述脈沖控制信號和所述偏置生成器提供 的偏置電流提供輸出電流至所述環(huán)路濾波器，所述輸出電流與所述偏置電流成比例；所述 壓控振蕩器（150)，響應于來自所述環(huán)路濾波器（140)提供的控制電壓產(chǎn)生振蕩電壓輸出 信號；所述分頻器（160)用于對所述振蕩電壓輸出信號執(zhí)行分頻并且產(chǎn)生輸入到所述相位 頻率檢測器的反饋信號。
[0020] 優(yōu)選的，其中所述偏置生成器包括：第二導電類型的第一、第二、第三晶體管開關 (M3、M4、M6)，第一、第二、第三晶體管開關的第一載流電極共同連接到第一電位，所述第二 晶體管（M4)的柵極和第二載流電極連接在一起并且連接到第一、第三晶體管（M3、M6)的柵 極，第一晶體管（M3)的第二載流電極通過第一開關（PH21)連接到第二電位并且通過第二 開關（PHll)連接到第一節(jié)點（231);第一電容器（C1)，所述第一電容器的第一端子、第三開 關（PH22)的第一端子和第四開關（PH12)的第一端子共同連接到所述第一節(jié)點（231)，
[0021] 第二電容器（C2)，所述第四開關（PH12)的第二端子、所述第二電容器（C2)的第一 端子和第五開關（PH23)的第一端子共同連接到第二節(jié)點（232)，所述第一電容器（Cl)的第 二端子、所述第二電容器（C2)的第二端子和所述第三開關（PH22)的第二端子共同連接到 第二電位，第一運算放大器（A1)，所述第五開關（PH23)的第二端子連接到所述第一運算放 大器（Al)的反向輸入端，可調(diào)電壓源（300)，連接在所述第一運算放大器（Al)的非反相輸 入端和第二電位之間，用于提供參考電壓（Vref)，第三電容器（C3)，跨接在所述第一運算 放大器(Al)的輸出和反相輸入之間，第一導電類型的第四晶體管開關（M5)，所述第一運算 放大器(Al)的輸出連接到所述第四晶體管開關(M5)的柵極，所述第四晶體管（M5)的第一 載流電極連接到第二電位以及第二載流電極連接到所述第二晶體管（M4)的柵極，第一導電 類型的第五晶體管（M7)，其第一載流電極連接到其柵極并且連接到所述第三晶